5 Емитерно-свързана логика

е получила широко розпространиние като елементна база за бързодействуваща електронна апаратура. Това е най-бързата логика, достигаща в настояще време субнаносекундния диапазон. В основата на изграждането й стои диференциалният усил­вател, чиито транзистори могат да превключват ток без да изпадат в насищане.

Основният логически елемент на ECL е показан на фиг. 2.34. Той реализира функциите ИЛИ и ИЛИ-HE за положителна логика. ECL работи с отрицателно захранващо напрежение.. В едното рамо на диференциалния усилвател са включени паралелно транзисторите T1 и T2, на базите на които се подават входните сигнали X1 и Х2 В базата на транзистора T1 от другото рамо на диференциалния усилвател, е подадено опорно напрежение Ur, със стойност около -1,3 V, което същевременно осигурява фикси­рано преднапрежение на емитера, равно на Ur - U_BE. В дадения слу­чай, диференциалният усилвател може да се разглежда като превклю­чвател на тока между двете рамена. Фиксираното напрежение на об­щия емитерен резистор осигурява постоянство на сумата от токовете в транзисторите T1 и T2 от една страна и T3 — от друга. Второто стъпа­ло на ECL представлява емитерни повторители, изградени с транзисторите T4 и T5, поемащи сигнала от изхода на диференциал­ното стъпало.

Когато напреженията на бази­те и на двата транзистора T1и T2 станат по-ниски от опорното, те­зи транзистори се запушват и пълният емитерен ток протича през T3. Потенциалът в колектора му намалява, което през емитер-ния повторител Т5 се предава към изхода Y. Ако в базата на поне един от входните транзистори T1 или T2 се установи напрежение по-високо от опорното, токът на диференциалния усилвател се превключва през този транзистор, a T3 се запушва. Потенциалът в колектора му се повишава, което

се предава на изхода Y, т.е Y= X₁ + Х₂

На фиг. е показана предавателната характеристика на основ­ния ECL елемент. Когато на входовете има подадено напрежение 0 V, T3 е запушен и в базата на T5 ще има потенциал около -0,1 V, дъл­жащ се на базовия ток на емитерния повторител, а на изхода Y ще има напрежение на логическата 1 — около -0,9 V (типичния напре-жителен пад върху отпушените PN преходи в ECL е 0,75 - 0,8 V). При намаляване на входното напрежение до около -1,1 V, когато започне отпушването на T3, ситуацията в изхода Y няма да се промени. При по-нататъшно намаляване на входното напрежение, все по-голяма част от тока на диференциалното стъпало ще се прехвърля да тече през T3, потенциалът в колектора му ще намалява, което през T5 ще се подава като намаляване на напрежението в изхода Y При достигане на входно напрежение от около -1,4 V входните транзистори се за­пушват и целият ток на диференциалното стъпало се прехвърля да те­че през T3, което формира напрежение от около -0,9 V в колектора му и съответно напрежение на изходната логическа 0 в Y ot около -1,7 V.

Предавателната характеристика за изхода Y е аналогична (симет­рична на Y), с тази разлика, че при повишаване на входното напреже­ние от -1,1 V до -0,4 V, изходното напрежение продължава линейно да пада, поради увеличаване на емитерния ток, който в този случай се определя от (U_i - U_be)/Re- При напрежение над -0,4 V входният транзистор навлиза в насищане, колекторният му преход се отпушва

при което колекторното му напрежение и изходното напрежение в Y започват да следват хода на входното. Тази област не се използува за работа на ECL.

Основните характерни особености на ECL са:

- транзисторите не работят в наситен режим (използуват се състоянията на активен и запушен транзистор), което осигурява високото
бързодействие на тази логика;

- фронтовете на изходните сигнали са заоблени, което намалява капацитивното прехвърляне на паразитни смущения и появата на от­

- структурата на ECL осигурява практически постоянна стойност

Статичната шумоустойчивост на ECL е ниска. Логическите нива са близки до положителното ниво на зах­ранването и от него много по-ле­сно могат да проникнат смуще­ния, отколкото от към отрицател­ното ниво. Затова се препоръчва и предпочита положителният из­вод на захранването да се свърже към маса. ECL схемите да се за­хранват с отрицателно напреже­ние.

ECL е висококонсумираща ("гореща") логика. С балансиране между консумирана мощност и бързодействие се произ­веждат ECL схеми с високо бързодействие при средна консумирана мощност или свръх високо бързодействащи — при голяма консумира­на мощност.

Конкуренцията от страна на усъвършенстваните TTL и CMOS се­рии заставя и ECL да се усъвършенства. И тук усъвършенстването върви по технологичен и по схемотехничен път.

Следващото значително постижение на ECL схемотехниката е поя­вата на серията ECL100000 (ECL100K), която достига време на превк­лючване от 0,75 ns. В нея са въведени значителни изменения в схемо­техниката. Нейният основен елемент е показан на фиг. 2.36. В него са взети допълнителни мерки за стабилизиране параметрите на изходни­те сигнали и подобряване на предавателната характеристика, показана на същата фигура.

Изходните повторители са изпълнени с отворен емитер, което поз­волява обединяването на няколко изхода в схема "жично И". Едновре­менно с това, те са с повишена товароспособност и могат да захранват активен товар от 300 ома.. Във входовете са включени товарни резисто­ри, което позволява неизползуваните входове да се оставят свободни. Товарните входни резистори могат да поемат върху себе си формира­нето на "жично И" от няколко изхода.

Емитерното съпротивление на диференциалното стъпало е замене­но с генератор на ток, при което предавателната характеристика за Y се "изправя" в участъка за входно напрежение от -1,1 до -0,4 V.

Използуван е значително усложнен и термокомпенсиран източник на две опорни напрежения за T3 и за токовия генератор на диферен­циалното стъпало.

Въведена е групата R6 D1 и D2, чрез която се компенсира темпе­ратурната промяна на напреженията U_BE и се стабилизират изходните логически нива в работния температурен диапазон.

Малката площ, заема­на от един I²L елемент и незна­чителната консумирана от него мощност, позволяват да се обеди­нят множество такива елементи в схеми с висока степен на интег­рация.. При това се съхранява голямото бързодействие, свойствено на биполярните логики (достига 5 ns).

Основната инверторна схема на I²L:. Базо­вият ток на ключовия изходен транзистор се задава от инжектор, кой­то представлява генератор на ток, реализиран с PNP транзистор.Схема ИЛИ с три изхода:

При I²L не се допуска паралелното свързване на базите на ключовите транзис­тори, т.е свързване на няколко входа накъ­со към един изход, защото, настъпва преразпреде­ление на базовите токове помежду им, което рязко влошава преди всичко шумоустойчивостта. Затова разклоненията в изхода на I²L еле­ментите се извършват чрез многоколекторните транзистори.

Инжектираният ток I при I²L може да се изменя в широки гра­ници (чрез промяна на резистора в емитера на инжектора) в зави­симост от различните потребнос­ти. Колкото е по-голяма неговата стойност, толкова е по-малко времето на превключване:.

Голямото бързодействие на I²L при малки консумирани мощности се обяснява с незначителните паразитни капацитети, отсъствие на натрупване на заряди и много малка разлика между логическите нива. В един кристал лесно могат да се обединят както цифрови I²L схеми, така и аналогови биполярни интегрални схеми. Новото развитие на I²L е изграждането на ключовите им транзис­тори с Шотки преходи, което позволява без увеличаване на консуми­раната мощност да се постигне още по-високо бързодействие.

Интегрирана биполярна и CMOS логика - BiCMOS

В циф. сх., биполярните транзистори предлагат широки възможности за реализирането на бързо превключване и ви­сока товароспособност. Тези им качества, обединени с високата инте­грална плътност и ниска консумация на комплементарната MOS ло­гика, дадоха началото на BiCMOS.

Когато на входа X се подаде логическа 0, в изхода на CMOS

инвертора се получава потенциал близък до захранването E_CC който през емитерния повторител T4 излиза на изхода като логическа 1 с на­прежение около Е_CC - U_ВЕ Същевремено транзисторът T5 се запуш­ва, а Т6 се отпушва, свързвайки през ниското съпротивление на кана­ла си базата на T3 към маса, при което T3 сигурно се запушва.

Когато на входа се подаде логическа 1, в изхода на CMOS инвер­тора се получава потенциал близък до масата и T4 се запушва. Същев­ременно Т6се запушва, a T5 се отпушва и през ниското съпротивле­ние на канала си, осигурява базов ток на T3. T3 преминава в активен режим, като напрежението в колектора му пада до U_BE и на изхода се установява логическа 0. T3 не може да се насити, тъй като във вклю­чено състояние, той набавя базов ток от колектора си през малкото съпротивление на канала на включения T5 и за да съществува този ба­зов ток, напрежението в колектора му трябва да е по-високо от U_BE