Интегрални Схеми. Определения. Процеси на проектиране и производство. Основни елементи и технологии

Интегрални схеми - EPROM памет с прозорче за ултравиолетови- лъчи. Прозорчето дава възможност съдържанието на паметта да бъде изтривано, чрез подлагане на лъчение в “изтриващо” устройство	Интегрални схеми – Сложни Програмируеми Логически Устройства (Complex Programmable Logic Devices -CPLD)

Първата интегрална схема е проектирана и деминстрирана от Jack Kilby от Texas Instruments и Robert Noyce от Fairchild Semiconductor (през 1958). Kilby получава Нобелова премия по физика за това през 2000 г.

Понастоящем интегралните схеми изграждат почти цялата електронна апаратура (вкл. и компютрите). Съществуват различни типове устройства, реализирани върху интегралните схеми в момента – например процесори за компютри, реализирани върху един чип (така наречените микропроцесори), или запомнящи устройства за процесори, мобилни телефони, фотоапарати, съдържащи памет за двоични кодове и данни.

Обикновено, устройствата на съвременната електронна апаратура (напр. Компютрите), съдържат повече от един чипове върху електронни платки, наричани печатни платки (printed circuit boards), примери за които са показани на Фигура 1:



Печатна платка (printed circuit board -PCB), проектирана, използвайки автоматизирана система на компютър (вляво) и закрепени върху нея (асемблирани) интегрални схеми и други електронни компоненти (вдясно), свързани чрез проводникови писти в платката.
Фигура 1

2. Корпуси (Packages) на Интегралните Схеми.

Парчетата от пластина с полупроводников материал на интегралните схеми се вграждат в различни видове корпуси Най- често използваните корпуси за интегрални схеми са показани на Фигура 2 :

 DIP (Dual in-line package) - за “традиционни” интегрални схеми с 8 – 40 извода за входни и изходни сигнали (крачета, пинове – рins), разположени в 2 реда (линии).

 PGA ( Pin-grid array) – за чипове със сравнително голям брой елементи  в тях и сравнително голям брой изводи, които са подредени в концентрични квадрати.

 SIP (Single in-line package) – за чипове с малък брой изводи, подредени в една линия.

Освен горните основни типове от корпуси на интегрални схеми, често се използват така наречените single in-line memory modules  (SIMMs), които представляват електронни модули, с до 9 интегрални схеми в тях, функциониращи като завършено устройство, най-често съдържащи памет за компютри.

Интегралните схеми понастоящем се произвеждат масово като парченца (dies) от кръгла тънка пластина (wafer) от полупроводников материал, най-често силициев монокристал – Фигура 3. В резултат на голям брой сложни фотолитографски процеси в чисти от прах и замърсявания помещения, върху всяко парче от пластината се реализира интегрална схема.

При фотолитографските процеси, високоенергийна ултравиолетова светлина (UV – light) се пропуска през фотомаска (mask) и попада върху силициевата пластина (Silicon wafer), която е покрита предварително с фоточувствителен защитен филм. Фотомаската представя графично областите от повърхността на чипа, чиито електрически свойства трябва да бъдат променени, за да се реализират чрез тях електронните елементи на схемата (най-често транзисторите). След проявяване на филма, областите от него, облъчени със светлина, се отстраняват. При това положение повърхността на чипа върху пластината съдържа вече защитени и незащитени от филм области. В следващи електрохимични процеси се променят електрическите свойства на незащитените области . След това нов слой от материал (layer) се добавя върху досега третираната повърхност на пластината, покрива се отново с филм, с помощта на други фотомаски отново се определят областите, които ще бъдат третирани чрез фотохимични процеси и по този начин процесите се повтарят многократно, като изграждането на електронната схема се извършва чрез последователно формиране на области с различни електрически свойства, в слой след слой от бъдещата интегрална схема. Последните процеси добавят в съответни нейни слоеве проводникови линии (wires) за свързване на реализираните в интегралната схема електронни елементи. Накрая, пластината се нарязва на парченца (чиповете), които се тестват и поставят в съответните корпуси.

За приготвяне на фотомаските, се използват проектираните (обикновено с помощта на автоматизирана система за проектиране) топологични чертежи на елементите и на цялата интегрална схема (integrated circuit layouts, или  IC layouts, IC mask layouts). Топологичният чертеж е геометрично представяне на интегралната схема и на нейните елементи (компоненти) чрез областите с различни електрически параметри (напр. проводимост и различен вид натрупани носители на електрически заряд) в различните слоеве на пластината. Фигура 4 показва напречен разрез на физическата реализация и прост топологичен чертеж (layout) на основния, често използван елемент (компонент на съвременна интегрална схема - MOS – транзисторът).

Вертикален разрез на физическата реализация на MOS -транзистор в слоевете на Si – монокристал на интегралната схема	The MOS-transistor layout in the integrated circuit

Една типична съвременна интегрална схема съдържа милиони реализирани в нея транзистори. Фигура 5 показва топологичен чертеж на част от два реда с n- и p- канални MOS – транзистори в интегрална схема (от така наречения тип “Базов матричен кристал”), която ще бъде разгледана по-нататък в лекциите.

Реализираните транзистори в интегралните схеми се свързват, за да формират следващите най-често срещани компоненти в интегралните схеми :

а) логическите елементи (gates) в ядрото на интегралните схеми . Логическите елементи от своя страна са компоненти на логическите схеми, необходими за изграждане на цифровите устройства, които се реализират в интегралните схеми.

b) буферите (буферните схеми) в периферията на интегралните схеми. Буферните схеми формират входно-изходните сигнали на устройствата, реализирани в интегралните схеми и осигуряват дисциплина на подаване на сигналите към общи линии и шини Фигура 6):

Следващата таблица на Фигура 7 показва електрическите схеми на логически елемент ИЛИ – НЕ (NOR –gate) и на логически елемент И – НЕ (NAND- gate), реализирани по най-често използваната днес в интегралните схеми CMOS – технология на изграждане на логическите схеми – чрез двойки от n- канален и p- канален MOS – транзистори:

CMOS – схема на NOR -gate с два аргумента - входове – A и B	CMOS – схема на NAND- gate с два аргумента– входове - A и B

Следващата таблица на Фигура 8 показва топологичните чертежи за реализация на горните CMOS –логически елементи в интегралните схеми:

Топологичен чертеж на CMOS –логически елемент НЕ-ИЛИ	Топологичен чертеж на CMOS- логически елемент НЕ-И

В някои интегрални схеми с така наречените постоянни памети (които ще се разглеждат по-нататък), логическите елементи се конструират с диоди и резистори (така наречената диодна логика):

Диодна схема за реализация на логически елемент ИЛИ (OR –gate) с два аргумента (входа) – А и В	Диодна схема за реализация на логически елемент И (AND –gate) с два аргумента (входа) – А и В

На Фигура 15 e илюстрирано използването на n-канални MOS - транзистори като буфери при свързването на всяка еднобитова клетка (представляваща тригер, съставен от два инвертора) към линиите за входни и изходни данни (bit line) на статична памет.

На горната графика означените технологии са:

- nMOS – технология на реализация само с n- канални MOS –транзистори;

-CMOS – технология на реализация чрез двойки от n- канален и p- канален MOS – транзистори ;

-BiCMOS – технология на реализация чрез двойки от n- канален и p- канален MOS – транзистори и биполярни транзистори в изходните стъпала на схемите;;

-ECL – технология на реализация чрез емитерно свързани стъпала от биполярни транзистори;

-GaAs - технология на реализация върху пластини от GaAs.

5. Закон на Мур за постигнатия брой реализирани транзистори в интегралните схеми

Според емпирично изведения закон на Мур броят на реализираните транзистори в интегралните схеми расте експоненциално през годините. Този брой се удвоява на всеки две години.

Оказва се, че трендът през годините за почти всеки параметър, измерван с числова стойност, отразяващ възможностите на електронните устройства, спазва закономерността, изведена от Мур - това се отнася за бързодействието на процесорите, капацитетът на паметите, броят на пикселите на цифровите камери ...