Лекция №2 Проектиране на сгис



Дата25.07.2016
Размер65.9 Kb.
ТипЛекция


Лекция №2
Проектиране на СГИС

Класификация на Интегралните Схеми, според броя на елементите им и технологията на производство. Масково конфигурируеми интегрални схеми

1. Класификация на Интегралните Схеми, според броя на елементите им.

Често интегралните схеми се класифицират според броя на транзисторите (или на други електрони компоненти – например логически елементи) в структурата. Този брой бива наричан Степен на Интеграция на интегралните схеми.

В зависимост от постигнатата Степен на Интеграция при производството им, интегралните схеми се разделят на следните пет групи:

Интегрални схеми с малка степен на интеграция (SSI - small-scale integration): до 100 електронни компонента на чип.


В тази група влизат интегрални схеми с малък брой електронни компоненти – логически елементиI (Фигура 1) или буферни схеми.




Диаграма на разположението на логически елементи ‘НЕ – И” (NAND- gates) в стандартна схема с малка степен на интеграция от фамилията 7400 (LSI- integrated circuit) и dip – корпуса й с 14 извода (pins).

Фигура 1

Интегрални схеми със средна степен на интеграция (MSI - medium-scale integration): От 100 до 3,000 електронни компоненти в чип.


В тази група влизат т.нар. Програмируеми Логически Устройства (Programmable logic devices -PLD) - PAL,PLA, PROM, EPROM (Фигура 2).


Програмируемо Логическо Устройство върху чип (Programmable array logic -PAL), използвано за реализация на логически схеми .

Фигура 2 - Изтриваема постоянна памет (Erasable Programmable Read-Only Memory - EPROM), представляваща чип с постоянна памет, запазваща записаните в нея данни и при изключване на захрахващото напрежение. Малкото кварцово прозорче позволява данните да бъдат изтривани чрез ултравиолетова светлина. 

Интегрални схеми с голяма степен на интеграция (LSI - large-scale integration): От 3,000 до 100,000 електронни компоненти в чип.


На тази група принадлежат класическите по-стари микропроцесори (Microprocessors), Сложните програмируеми логически устройства (Complex Programmable Logic Devices - CPLD), Чиповете с памет с произволен достъп (Random Access Memory - RAM).
Чипът, представляващ първият 4 – битов микропроцесор - 4004 на Intel, с отстранено горно покритие на корпуса (вляво) и с нормалния си вид (вдясно).

Сложно програмируемо логическо устройство (Altera MAX 7000-series Complex Programmable Logic Device - CPLD) (Фигура 3) , използвано за имплементиране (програмиране в него) на сложни управляващи цифрови устройства.



Фигура 3
Интегрални схеми със свръхголяма степен на интеграция (VLSI - very large-scale integration): От 100,000 до 1,000,000 електронни компоненти в чип.
В тази група влизат чиповете със съвременни микроконтролери, и т.нар. програмируеми матрици (Field programmable gate arrays - FPGA)(Фигура 4).

Програмируема матрица ( Altera Stratix II GX Field Programmable Gate Array - FPGA), използвана за имплементиране на специализирани високоскоростни контролери и Системи – върху- чип (systems-on-chip).




Фигура 4
Интегрални схеми с ултра свръхголяма степен на интеграция (ULSI  - ultra large-scale integration): С повече от 1,000,000 електронни компоненти в чип.
На тази група принадлежат съвременните процесори за компютри, високопроизводителните системи – върху – чип . (Фигури 5, 6 )







Фигура 5. Процесор Intel i486 –още известен като 80486. Първият чип от фамилията x86 на Inte, притежаващ повече от 1,000,000 транзистори.

Система – върху - чип ( System-on-a-Chip -  SoC or SOC) представлява интегрална схема, върху която са имплементирани всички необхосими компоненти на процесорна система с конкретно предназаначение.

Система – върху - чип на  Atmel  Diopsis 740 , включваща, процесор, блокове с памет за данни и програми, периферни модули, таймери и управляваща логика.

Фигура 6

2. Класификация на Интегралните Схеми според технологията на производство.
Съгласно методите за реализация и използване, съвременните интегрални схеми са два типа: Стандартни интегрални схеми (standard integrated circuits) и Интегрални Схеми със Специализирано Приложение ( Application Specific Integrated Circuits - ASICs - Фигура 7).


Фигура 7

Стандартните интегрални схеми се произвеждат в големи серии и се използват за конструирането на много цифрови устройства и системи. Процесорите за съвременните персонални компютри са в тази група.(Фигура 8).

Процесор Intel Pentium Dual-Core E2140 .


Фигура 8

Други такива примери са RAM-паметите и модулите с тях, използвани в персоналните компютри


SIM - Модули с RAM - динамична памет, използвани в персоналните компютри.
Фигура 9

Интегралните схеми със специализирано приложение (The Application-specific Integrated Circuits - ASICs) се проектират и произвеждат за конкретни проекти, задавани от потребителите (конструктори на електронна и компютърна техника). Те осигуряват възможност конструкторите допълнително да променят тези схеми в процеса на производството им, с цел покриване на конкретните потребителски изисквания.

В момента са разпространени две основни ASIC –технологии: конфигуриране чрез фотомаски иелектрическо конфигуриране (Фигура 10):






Фигура 10

Електрически конфигурируемите интегрални схеми (програмируеми интегрални схеми) могат да бъдат програмирани от потребителя в лаборатория чрез електрическо конфигуриране на предварително произведения чип, за да изпълнява функции, необходими на потребителя.
Конфигурируемите чрез фотомаски интегрални схеми (масково конфигурируеми устройства) могат да бъдат произведени и конфигурирани само от производителя. Проектантите използват три вида технологии за произвеждането им: а) Пълно проектиране на Напълно Специализирани интегрални схеми( Full-custom design), b) Полуспециализирани схеми (Semi-custom design), използващи Базови Матрични Кристали( Gate Arrays) , c) Полу-специализирани схеми (Semi-custom design), използващи Стандартни клетки Standard Cells (Фигура 11):

3. Масково конфигурируеми интегрални схеми.

Фигура 11
Диаграма на процеса на използване на библиотека със стандартни клетки от структурното описание на проектираното устройство (Фигура 12):



Фигура 12

Топологичен план (layout) на стандартна клетка, представляваща еднобитов двоичен суматор( Фигура 13):





Фигура 13

Диаграма на процеса на разполагане на стандартните клетки (по редове в случая) в общия план на интегралната схема (Фигура 14):





Фигура 14

Част от общия топологичен план на интегрална схема, проектирана със стандартни клетки (Фигура 15):




Фигура 15
Част от общия топологичен план на интегрална схема с предварително реализирани върху нея редове от n- канални и p- канални MOS – транзистори (за CMOS – технология) на Базови Матрични Кристали (Фигура 16):


Фигура 16
Топологичен план на свързване на транзисторите с проводници в базов матричен кристал за реализация на тривходов “НЕ - И” логически елемент (Фигура 17):


Фигура 17

Диаграма на Разходите за проектиране и производство (Design Charges), Времето за проектиране и производство (Duration of Design Procеss) и получената площ на интегралната схема в зависимост от избраната технология за производство (Фигура 18):





Фигура 18




Каталог: KST%202%20kurs%20Mag -> 2%20sem -> PSGIS -> Lekcii
Lekcii -> Интегрални Схеми. Определения. Процеси на проектиране и производство. Основни елементи и технологии
Lekcii -> Лекция No 5 Преглед на архитектурните и схемотехнически особености на съвременните fpga чипове
Lekcii -> Лекция №4 Проектиране на сгис памети в компютърните системи архитектура, логически и схемотехнически характеристики
Lekcii -> Лекция No7 Основни типове данни и операции при vhdl описания на цифрови устройства. Реализа
PSGIS -> Проектиране на сгис упражнение No 6
Lekcii -> Стъпки в процеса на проектиране на цифрови устройства върху конфигурируеми чрез маски сгис. Пример за проектиране “отгоре-надолу”


Поделитесь с Вашими друзьями:


База данных защищена авторским правом ©obuch.info 2019
отнасят до администрацията

    Начална страница