Т интегрални схеми общи сведения. Класификация

Благодарение на широкото приложение на ИС, съвременните електронни апаратури се характеризират с висока надеждност, малки размери и тегло, ниска себестойност и незначителна стойност на консумираната енергия.

ИС се класифицират според различни принципи и критерии.

• 
  Според степента на интеграция ИС се разделят на: ИС с малка степен на интеграция (до 100 елемента), ИС със средна степен на интеграция (до 1000 елемента), ИС с голяма степен на интеграция (до 10 000 елемента) и ИС със свръхголяма степен на интеграция (над 10 000 елемента).
  
• 
  Според предназначението си ИС се разделят на цифрови, аналогови и комбинирани.
  

• 
  Цифровите ИС работят в ключов режим и изпълняват логически операции в електронните апаратури. Входните и изходните им сигнали имат само две фиксирани стойности, условно отбелязани като логическа 0 и логическа 1. Използват се като тригери, броячи, регистри, дешифратори, декодери, мултиплексори, микропроцесори и др.
  
• 
  Аналоговите ИС работят в линеен режим и намират приложение като усилва­тели, генератори на сигнали, токоизправители и др. Сигналите в аналоговите ИС обикновено са непрекъсната функция във времето и приемат произволна стойност в конкретен диапазон.
  
• 
  Комбинираните ИС биват цифрово-аналогови и аналогово-цифрови.
  

• 
  В зависимост от основните активни елементи ИС биват биполярни, MOS и BiMOS. При биполярните ИС основен градивен елемент е биполярният NPN транзистор, който се формира чрез планарно-епитаксиалната технология. При MOS ИС основен градивен елемент е MOS транзисторът, и те се изработват по по-проста и по-лесна технология, отколкото биполярните ИС. Интегралните MOS транзистори заемат значително по-малка площ от биполярните и не изискват изолация помежду си. Тези предимства на MOS транзисторите пред биполярните са предпоставка за бързо развитие на MOS ИC, които засега са с най-висока степен на интеграция.
  
• 
  Според употребата си ИС се разделят на универсални и специализирани. Универсализацията на ИС и унификацията на изпълняваните от тях функции непрекъснато снижава тяхната цена. Специализацията на ИС и усложняването на изпълняваните от тях функции изисква непрекъснато разширяване на номенклатурата на продукцията, усложнява производството, стеснява обема и повишава цената им. Въпреки това се наблюдава тенденция за нарастване на специализираните ИС в сравнение със стандартните.
  

Полупроводниковите ИС най-често се изготвят от пластини от монокристален Si c дебелина от 330 до 625 μm и диаметър от 50 до 125 mm (фиг.2). Елементите на схемата (транзистори, диоди резистори и кондензатори) се формират, с помощта на PN-преходи в обема или по повърхността на силициевата пластина. Висока степен на интеграция на ИС се постига чрез увеличаване на площта на чипа, намаляване на размерите на елементите и оптимизиране на структурата. ИС се изработват по групова технология, с помощта на следните технологични операции: фотолитография, окисление, епитаксия, дифузия и йонна имплантация. В един и същ технологичен цикъл се обработват едновременно хиляди чипа, която съвкупност се нарича технологична серия. След това пластината се нарязва (скрайбира) на отделни пластинки (чипове). Чипове без корпус или части от чипове на полупроводникови ИС се ползват и като градивни елементи на хибридните ИС.

Защитата от влиянието на външни въздействия на чиповете се осигурява чрез вграждането им в херметизирани корпуси. Предназначението на корпуса е да предпазва ИС от механични и климатични въздействия и да осигури удобно и надеждно свързване към печатната платка, като гарантира добро охлаждане на чипа. Корпусите се различават както по материала от който са изработени и формата на корпуса, така и по броя на изводите и начина на тяхното разполагане. Серийно произвежданите полупроводникови ИС се изработват с пластмасов, керамичен или метален корпус.

Слойните ИС съдържат в структурата си пасивни слойни елементи -резистори, кондензатори и бобини. В зависимост от технологията, слойните ИС са тънкослойни и дебелослойни.

Токопровеждащите пасти служат за създаване на контактни площадки, свързващи проводници и електроди на кондензатори. Те представляват суспенсии, съдържащи в себе си най-често четири компонента: дисперсирани метали (например паладий Pd и злато Ag, или платина Pt и злато Ag), стъкло на прах, органично свързващо вещество и разтворител.

Съпротивителните пасти се използват за изготвяне на дебелослойни резистори. За разлика от провеждащите пасти те съдържат допълнително метални окиси и имат по-голямо специфично електрическо съпротивление ρ.

Диелектричните пасти се използват както за създаване на изолационни подложки между пресичащи се проводници в схемите, така и като диелектрик на дебелослойните кондензатори.

Характерната структура на резистор, получен по дебелослойна технология е показана на фиг.7. Върху керамична подложка 1 се нанася токопровеждаща паста, с което се оформят контактните площадки 2. Токопровеждащият елемент на резистора 4 се създава с помощта на съпротивителна паста. Дебелината на всеки от слоевете е около 20 μm. Контактните площадки се покриват с оловно-калаен припой 3, с което се подготвят за запояване на изводите. Донастройка на съпротивлението на резистора се осъществява с помощта лазерен лъч. За защита от влиянието на околната среда съпротивителният слой 4 се покрива с тънък слой стъкло 5.

Дебелослойните кондензатори се изготвят по технология, която не се различава от тази на дебелослойните резистори. За електродите на кондензатора се използва провеждаща паста, а за диелектрика - диелектрична паста с пълнител. Кондензатор с два електрода и капацитет 1000 pF заема площ около 1 cm². Затова, при необходимост от по-голям капацитет се използват миниатюрни кондензатори в дискретно изпълнение.

На фиг.8 е показана принципна схема на едно RС-звено, а на фиг.9 - нейното изпълнение като дебелослойна ИС.

Защитата на слойните ИС от въздействието на външните фактори се осъществява чрез покриването им с епоксиден или фенолен компаунд (фиг.10). При по-строги изисквания към защитата на слойните ИС се използва херметизация в метален корпус.

Хибридните интегрални схеми (ХИС) имат в структурата си слойни пасивни елементи и полупроводникови чипове. В ХИС се вграждат и миниатюризирани дискретни елементи, които са без изводи (SMD) или имат планарни изводи, както и чипове на полупроводникови ИС. На фиг.11 е показана топологична схема на тънкослойна хибридна схема върху подложка от ситал. Тя съдържа две еднакви електронни схеми с по четири резистора (R1÷R4), два кондензатора (С₁ и C₂) и един транзистор (VT).

Фиг.11. Фиг.12

Недостатъците при ИС са наличието на температурен дрейф и изместването на постояннотоковото ниво в изхода на схемата. За да се преодолеят тези недостатъци, ИС се усложняват и съдържат множество обратни връзки за постоянен и променлив ток и специални схеми за възстановяване на постояннотоковото ниво. За да се избегне неудобството, причинено от сравнително големите толеранси на параметрите на интегралните елементи, ИС се проектират така, че изходните им параметри да зависят от отношенията между взаимно корелираните вътрешни параметри, а не от абсолютните стойности на тези параметри.

Себестойността на ИС е толкова по-ниска, колкото е по-голям размерът на производствената серия, защото разходите за разработване, за приспособления, за настройване на технологичните съоръжения, за усвояване на изделието и за спомагателни операции се разпределят върху по-голям брой схеми. Колкото е по-голям броят на функциите, които дадена схема може да изпълнява, толкова по-голямо ще бъде нейното търсене. Следователно икономически и технически е оправдано да се създават ИС с елементно излишество с цел универсалност.

Характерно за интегралната схемотехника е и това, че интегралните елементи не се отчитат от каталог (не са стандартизирани). Номиналните стойности на техните параметри могат да се избират от конструктора произволно, но той трябва добре да познава технологията и конструкцията на тези елементи.

Друга характерна черта на интегралната планарна технология е изискването всички изводи на елементите на ИС да бъдат на едната повърхност на чипа - от горната страна на подложката. Това технологично удобство обаче довежда до нежелани промени на някои електрически параметри на интегралните транзистори.

Изброените особености на интегралната схемотехника са довели до някои съществени изменения в схемните решения и до създаване на отделни класове от интегрални схеми с универсално предназначение.

• Транзисторно-транзисторна логика (ТТЛ). ТТЛ ИС имат малка и средна степен на интеграция и логическите елементи, които се произвеждат, са универсални по отношение на приложението им. Така с тях могат да се реализират разнообразни логически устройства.

Фиг.14. Входни ТТЛ нива Фиг.15. Изходни ТТЛ нива

Фиг.16. ТТЛ ЛЕ И-НЕ Фиг.17.Предавателна характеристика и

символично означение на ЛЕ И-НЕ
Логическа 0 на един от входовете на елемента. В този случай, поне на един от емитерите на VT1 е подадена логическа 0. Транзисторът VT1 се насища. На базата на VT1 се подава напрежението U_CES1 ≈ 0,2 V и той се запушва. Следователно колекторният ток на VT1 е клонящ към нула. Тъй като VT2 е запушен, посредством потенциала върху резистора R2 в базата на транзистора VT3 се подава положителният полюс на захранващото напрежение. В резултат на това VT3 се намира в отпушено състояние и изходното напрежение е високо. Съпротивлението на R4 и параметрите на V3 са подбрани така, че транзисторът да не се насища, а да се получава U_CE3 ≈ 0,5 V. Това намалява времето на запушване на VT3 (повишава бързодействието на ЛЕ. Следователно, при подаване на сигнал 0 поне на един от входовете на логически елемент И-НЕ на изхода потенциалът е висок (логическа 1).

Броят на входовете на ЛЕ И-НЕ най-често е 2, 3 или 4. Входовете на ТТЛ ЛЕ могат да се повредят при подаване на отрицателни напрежения или импулси с амплитуда над 0,5V. За да се избегне това се прибавят защитни диоди, показани на фиг.16 с прекъсната линия.

Участък II от предавателната характеристика е сериозен недостатък, тъй като намаляването на U_ИЗХ започва при входно напрежение само с 150 mV по-голямо от U_ВХ⁰_mах и следователно входни шумове с амплитуда над 150 mV ще предизвикат грешно задействане на ЛЕ. Съществуват схемни решения, при които този недостатък е избегнат и е удължен хоризонталният участък I (например при сериите с повишено бързодействие и понижена консумация К531ХХ, SN74S, К555ХХ, SN741S). Времето на превключване на стандартните ТТЛ ИС е около 10 ns. Произвеждат се ЛЕ с време на превключване 6 ns и 33 ns. Голямо разпространение са получили ЛЕ с диоди на Шотки, които имат време на превключване 3 ns.

Фиг.18.Символични означения на логически елементи: Фиг.19. ЕСЛ интегрален ЛЕ

а)НЕ; 6)И; в)ИЛИ; г)И-НЕ; д)ИЛИ-НЕ.
Свързването на изходите на два или повече ЛЕ е забранено, тъй като токът през изходните транзистори става недопустимо голям и транзисторите се повреждат от прегряване. От друга страна, съвременните цифрови устройства съдържат голямо количество ЛЕ, което предполага използването на много свързващи проводници между тях. За намаляването им се прибягва до свързване на повече ЛЕ чрез един проводник. Тогава не се използват обикновени ТТЛ ЛЕ, а се използват ЛЕ с три състояния -логическа 0, логическа 1 и висок импеданс. Последното състояние означава, че ЛЕ има много голям изходен импеданс и все едно, че връзката между изхода му и общия проводник е прекъсната. Поставянето на ЛЕ в трето състояние се осъществява чрез логическа 0 на допълнителен вход X_Z

• Емитерно-свързана логика (ЕСЛ).

ЕСЛ ИС се характеризират с много голямо бързодействие. Времето им на превключване е между 0,5 и 3 ns и се постига за сметка на консумирането на значителна мощност от ИС. Поради това ЕСЛ ИС трябва да се използват само когато по-икономичните ИС нямат достатъчно бързодействие. Напреженията, съответстващи на логическа 0 и 1, не са стандартни за цял свят, както е при ТТЛ ИС. Работят с положителна логика и нивата на логическата 0 и 1 са твърдe близки, което означава малка шумоустойчивост на тези ИС. ЕСЛ ЛЕ съдържа няколко паралелно свързани към "земя" транзистори чрез общ емитерен резистор (фиг.19). Броят на паралелно свързаните транзистори е равен на броя на входовете на ЛЕ. В общата точка на емитерите на инвертиращите транзистори е подадено напрежение от източник Е₀ през диода VD1.

В изхода на ЕСЛ ЛЕ от фиг.19 се получава логическа 1, ако всички транзистори са едновременно запушени, т.е. ако на всички входове има логическа 0. Логическа 0 в изхода се получава, ако поне един от инвертиращите транзистори бъде отпушен, т.е. на входа му да се подаде логическа 1. По такъв начин ЕСЛ ЛЕ осъществява логическа функция ИЛИ-НЕ.

Голямото бързодействие на ЕСЛ ЛЕ се постига чрез работа на транзисторите в ненаситен режим и намалена логическа амплитуда.

• Интегрална инжекционна логика (И²Л) е най-масово използваната за производство на биполярни цифрови ИС. Обикновено чрез нея се реализират големи и свръхголеми ИС. Притежава голямо бързодействие при малка консумирана мощност. Една от причините за това са малките нива на логическа 0 (0,01÷0,02 V) и 1 (0,15÷0,6 V). Минималното време на закъснение при тези елементи е 5 ns. То е сравнимо с времето на закъснение на бързодействащите ТТЛ елементи. Бързодействието се увеличава, когато при направата им се използват изопланарните технологични методи и транзистори на Шотки. По този начин се достига време на закъснение 5 ns. Недостатък на И²Л ЛЕ е малката шумоустойчивост в състояние 1.

Логическите елементи от инжекционен тип обикновено се реализират с помощта на многоколекторна инжекционна структура. Използването на такава структура дава възможност за намаляване на броя на транзисторите и вътрешносхемните връзки. Използването на многоколекторни И²Л ЛЕ дава възможност да се реализират сложни логически функции.
3.2. CMOS ЦИФРОВИ ИНТЕГРАЛНИ СХЕМИ
CMOS цифровите ИС са най-бързо развиващата се група ИС. Захранват се с положително напрежение U_DD между 3 и 15 V. Съществува серия 74С, която се захранва с U_DD = +5 V и входните и изходните й нива са съвместими с ТТЛ ИС. Това позволява съвместното им използване. Входните напрежения, съответстващи на логическа 0 и 1 са дадени фиг.20. Консумираната статична мощност е най-малко с три порядъка по-малка, отколкото при ТТЛ ЛЕ, което е едно от важните предимства на CMOS ИC. Динамичната мощност се изравнява с тази на ТТЛ ЛЕ при честота около 1 MHz. CMOS цифровите ИС имат значително по-голяма шумоустойчивост, отколкото на ТТЛ ИС и тя нараства с увеличаване на захранващото напрежение.

Фиг.20 Характерни стойности за входния сигнал Фиг.21

на CMOS интегралните схеми
Инвертори. Основната схема на СMOS инвертор (ЛЕ НЕ) е дадена на фиг.21. В нея T1 е с N-канал, а T2 е с P-канал.

При логическа 0 на входа X, транзисторът T1 се запушва, съпротивлението му дрейн-сорс е около 10 MΩ и през него практически не протича ток. Същевременно нулевият потенциал на гейта на Т2 и потенциалът на неговия сорс означават U_GS2 = -U_DD. Следователно T2 е отпушен и потенциалът на изхода Y e практически равен на U_DD, т.е. Y=1. В случая изходен ток I_Q1, протича с посока, показана на фиг.21, и големина, зависеща от съпротивлението на товара.

Когато на входа Х е подадена логическа 1 транзисторът Т1 се отпушва и съпротивлението му става малко. Същевременно U_GS2 на T2е станало 0 и T2се запушва. Така от много голямото съпротивление на Т2 и от малкото съпротивление на T1 се образува делител за U_DD, т.е. потенциалът на изхода е близък до 0 V или Y=0. Протича ток I_Q0 c посока, показана на фиг.21, и практически същата големина, както I_Q1. Схемата реализира логическа функция НЕ, като във всяко от двете състояния единият от транзисторите е запушен и от U_DD се консумира много слаб ток. Това е най-голямото предимство на всички CMOS.

За осъществяване на трето състояние на инвертора се прибавят още два транзистора (T3 и T4 от фиг.22).

Входът Х_Z служи за установяване на третото състояние. При Х_Z= 1 транзисторът T3 е отпушен и има малко съпротивление. Логическата 1 чрез допълнителен инвертор се превръща в логическа 0 и постъпва на гейта на T4, с което и той се отпушва. Следователно с транзисторите T1 и T2 последователно са свързани пренебрежимо малките съпротивления на T3 и T4, с което схемата работи по същия начин, както инверторьт от фиг.21. Когато се подаде X_Z=0, транзисторите T3 и T4 се запушват и независимо от състоянието на входа X изходът Y е изолиран от U_DD и от маса - инверторьт е в състояние висок импеданс.

Фиг.22. CMOS инвертор с три Фиг.23. Фиг.24.

състояния
На основата на двата разгледани инвертора са разработени множество варианти с цел да се усилят изходните токове, да се подобри предавателната характеристика, да се реализират буфери и други.

Двувходов CMOS ЛЕ ИЛИ-HE. Схемата му е дадена на фиг.23. Транзисторите T1 и T2 са свързани по схемата от фиг.21 и образуват инвертор. Когато на входовете X₁ и Х₂ е подадена логическа 0, транзисторите T1 и T3 са запушени, а T2 и T4 са отпушени, с което на изхода се получава напрежение U_DD, т.е. Y=1. Когато X₁= 1 и Х₂=0, транзисторът Т1 се отпушва, а Т2 се запушва, докато състоянието на Т3 и Т4 не се променя. В резултат на това се прекъсва веригата между U_DD и изхода Y, който се оказва свързан с маса т.е. Y=0. Същата стойност на Y се получава и при Х₁ = 0 и Х₂=I, както и при Х₁ = 1 и Х2=1. Следователно схемата от фиг.23, реализира логическата функция ИЛИ-HE. По аналогичен начин се реализират ЛЕ ИЛИ-HE с повече входове. Основният принцип е, че се свързват успоредно толкова транзистора с N-канал, колкото са входовете на ЛЕ. Последователно на тези транзистори се свързват същият брой транзистори с P-канал. Всеки от входовете се свързва с гейта на един транзистор с N-канал и на един с P-канал. Изходът на ЛЕ е мястото на връзката между транзисторите c N- и P-канал.

Двувходов CMOS ЛЕ И-НЕ - фиг.24. Когато на входовете X₁ и Х₂ е подадена логическа 1, транзисторите T1и ТЗ са отпушени, а T2 и T4 са запушени. В резултат на това се прекъсва веригата между U_DD и изхода Y, който се оказва свързан с маса т.е. Y=0. Когато X₁ =0 и Х₂ = 1, транзисторът T1 се запушва, a T4 се отпушва и на изхода се получава напрежение U_DD, т.е. Y= 1.

Тази стойност на Y се получава и при Х₁ = 1 и X₂=0, както и при Х₁ = Х₂=0. Следователно схемата от фиг.24. се реализира логическата функция И-НЕ. По аналогичен начин се реализират ЛЕ И-НЕ с повече входове. Основният принцип е, че се свързват последователно толкова транзистора с N-канал, колкото са входовете на ЛЕ. Последователно с тези транзистори се свързват същият брой транзистори с P-канал, свързани успоредно. Всеки от входовете се свързва с гейта на един транзистор с N-канал и на един с Р-канал. Изходът на ЛЕ е мястото на връзката между транзисторите с N- и P-канал.

Едновременното използване на принципите на реализация на ЛЕ И-НЕ и ИЛИ-HE позволява да се построят по-сложни ЛЕ.
4. АНАЛОГОВИ ИНТЕГРАЛНИ СХЕМИ
Аналоговите ИС са предназначени за линейно преобразуване на сигнали - усилване, ограничаване, филтриране, събиране, изваждане, деление, диференциране, интегриране и др.

Аналоговите ИС се класифицират според различни признаци.

Според технологията на производство аналоговите ИС се делят на монолитни и хибридни.

Според вида на използваните транзистори биват аналогови ИС с биполярни транзистори и аналогови ИС с полеви транзистори.

Примерна класификация според предназначението си и изпълняваните от тях функции е дадена на фиг.25.

Стандартните ИС имат параметри, позволяващи използването им в различни електронни устройства. Едни от най-старите представители на тази група са диференциалните усилватели. Те се използват за усилване на малки постоянни напрежения, както и на сигнали, на фона на значителни смущения.

Усилвателите на напрежение се използват за усилване на постоянни и променливи напрежения обикновено до 100 пъти. Операционните усилватели са най голямата група аналогови ИС. Те са постояннотокови усилватели с много голям коефициент на усилване по напрежение (над 20.10⁵), поради което прилагането на отрицателна обратна връзка обуславя много стабилни параметри на получената схема.

Аналоговите компаратори се използват за сравняване на две напрежения, подадени на входовете им. Изходното напрежение има само две стойности в зависимост от това, кое от входните напрежения е по-голямо.

Фиг.25. Класификация на аналоговите ИС

На входа на аналогово-цифровите преобразуватели (АЦП) се подава аналогов сигнал, а на изхода им се получава двоично число, правопропорционално на амплитудата на този сигнал. Действието на цифрово-аналоговите преобразуватели (ЦАП) е обратно.

ОУ усилват разликата от двете входни напрежения. Сигналите, подадени на инвертиращия вход, се получават в изхода с обратна фаза и затова този вход се отбелязва със знака "-” . При неинвертиращия вход сигналите в изхода имат същата фаза, поради което този вход се отбелязва с "+" (фиг.26). Наличието на два входа прави ОУ много гъвкав, тъй като разширява неговите възможности.

Обикновено ОУ се захранва от двуполярен източник със заземена средна точка. За по-добра филтрация може да се използват и кондензатори (фиг.27).

Генераторът на сигнал се включва между двата входа, като единият вход обикновено е заземен. На фиг.28 е демонстрирана работата на ОУ, когато сигналът се подава на инвертиращия вход, а неинвертиращия вход е заземен, т.е. има нулев потенциал.

Ако входният сигнал е подаден на неинвертиращия вход (фиг.29), резултатите са същите както при подаване на сигнала на инвертиращия вход, с тази разлика, че тогава липсва дефазиране. Независимо от това, в кой вход е включен генераторът и кой вход е заземен, полезният (диференциалният) сигнал действа винаги между двата входа. Ограничаването на изходното напрежение настъпва при напрежения малко по-ниски от захранващото.

При подаване на синфазен входен сигнал (напрежението се подава едновременно на двата входа), напрежението в изхода е съвсем малко (фиг.30).

Фиг.26 Фиг.27.

• Коефициент на усилване по напрежение при отворена верига на обратната връзка - А. Отнася се за ниски честоти и се дефинира с отношението:

A = . (1)

Идеалният ОУ има А→ ∞.

Фиг.28. Фиг.29.

• 
  Входен ток I_i (поляризиращ ток) - половината от сумата на входните токове, измерени при накъсо свързани входове. Двата входни тока (през инвертиращия и неинвертиращия вход) са приблизително равни и представляват базовите токове на входните транзистори (за ОУ 741 са десетки nА), при ОУ с полеви транзистори тези токове са части от (пико)рА.
  
• 
  Входен ток на несиметрия I_i0 - разликата между двата входни тока, дължаща се на несиметрията на характеристиките на транзисторите във входното диференциално стъпало.
  

• 
  Максимален изходен ток I_0man (I_ИЗХmax). Това е най-големият ток, който ОУ може да осигури през товара си продължително време, без да настъпи повреда. При съвременните ОУ най-често той има големина 10-20 mА.
  

• 
  Изходно напрежение на несиметрия U₀₀. Това е постоянното напрежение на изхода, когато двата входа са свързани директно към маса.
  
• 
  Скорост на нарастване на изходния сигнал - SR Определя се от времето за зареждане на коригиращите транзистори и паразитните капацитети. Изменя се от 0,5 V/μs до няколкостотин V/μs при бързодействащите ОУ.
  
• 
  Коефициент на подтискане на синфазни сигнали CMRR. Показва колко пъти коефициентът на усилване на диференциалния входен сигнал А₀ е по-голям от коефициента на усилване на синфазен входен сигнал.
  
• 
  Амплитудна характеристика U_ИЗХ = f (U_BХиф) /U₀ = f (U_id)/(фиг.31 и фиг.32). Показва зависимостта между изходното U₀ и входното U_id напрежение. Реалната характеристика не минава през началото на координатната система, което се дължи на входното напрежение на несиметрия.
  

• 
  едновременно се реализират честотнозависими отрицателни и положителни обратни връзки;
  
• 
  входовете на усилвателя се използват самостоятелно или съвместно;
  
• 
  в обратната връзка и във входните вериги се използват различни комбинации от пасивни елементи;
  

При наличие на ОВ, анализът се основава на две предположения:

1. Когато към идеален ОУ е приложена ООВ, напрежението на диференциалния вход U_D клони към нула. Това е толкова по-вярно, колкото коефициентът А на ОУ е по-голям.

2. Тъй като входното съпротивление R_ВХ на ОУ е много голямо, променливият ток през него се пренебрегва, т.е. приема се, че през входните изводи на идеалния ОУ не протича ток (R_ВX → ∞). Следователно, през R₁ и R₂ ще тече един и същ ток. За показаната на фиг.33 инвертираща схема със затворена верига на обратната връзка може да се напишат равенствата:

I_ВХ = U_ВХ/R₁ = - U_ИЗХ/R₂, (2)
а за коефициента на усилване при затворена верига за обратната връзка, може да се запише:
К_ИНВ = U_ИЗХ/U_ВХ = - R₂/R₁. (3)

Фиг.33. Фиг.34.

Минусът означава, че изходният сигнал е дефазиран на 180° спрямо входния. Формулата показва, че коефициентът на усилване при идеалния ОУ зависи само от стойностите на параметрите на елементите на обратната връзка, а не от самия усилвател. Това осигурява голяма стабилност на К_ИНВ. За получаване на голямо R_ВХ трябва високоомен резистор за R₁, което е предпоставка за намаляване на К_ИНВ. Поради това основната схема на инвертиращ усилвател не може да се използва за едновременно получаване на големи К_ИНВ и R_ВХ. Изходното съпротивление е много малко и се приема за 0.

Неинвертиращ ОУ (фиг.34). Тук входният сигнал се подава на неинвертиращия вход, а инвертиращият е включен към маса посредством резистора R₁. Стъпалото е обхванато от последователна ООВ по напрежение, тъй като посредством делителя R₁-R₂ част от изходния сигнал се подава с обратна фаза на входа.

Ако се предположи, че А → ∞ т.е. коефициентът на усилване без обратна връзка клони към безкрайност и R_ВХ → ∞, са в сила равенствата:

U_ВХ = IR₁ и U_ИЗХ = I (R₁ + R₂). (4)

Следователно, за коефициента на усилване на неинвертиращия усилвател с включена ООВ се получава изразът

К_НЕИНВ = U_ИЗХ/U_ВХ = R₂/R₁ + 1. (5)

Фиг.35. Повторител на Фиг.36. Диференциален Фиг.37. Инвертиращ

напрежение усилвател суматор
В тази формула липсва знакът минус, понеже изходният сигнал не е дефазиран спрямо входния. Вижда се, че при едни и същи стойности на резисторите коефициентът на неинвертиращия ОУ е с единица по-голям от този на инвертиращия и зависи само от стойностите на параметрите на елементите на обратната връзка, а не от параметрите на самия усилвател. Входното съпротивление е много голямо, а изходното - много малко.

Повторител на напрежение. Идеалният повторител на напрежение е неинвертиращ усилвател с коефициент на усилване по напрежение К = 1, безкрайно голямо R_ВХ и нулево R_ИЗХ. От (5) следва, че схемата на такъв повторител може да се получи от фиг.34 при R₁→ ∞ и (или) R₂=0 (фиг.35).

Диференциален усилвател. Схемата на елементарен диференциален усилвател, построен с един ОУ е показана на фиг.36. В нея R₁ и R₂ образуват ООВ по напрежение, a R₃ и R₄ са делител, чрез който между неинвертиращия вход и маса се подава част от U_ВХ2. На входа на усилвателя се подават две напрежения, всяко от които е приложено между едната входна клема и маса. За да бъде усилването на U_ВХ1 и U_ВХ2 еднакво, трябва да е изпълнено условието:

R₁/R₂ = R₃/R₄. (6)

Диференциалният усилвател от фиг.36 има два основни недостатъка: ниско входно съпротивление и трудна регулировка на коефициента на усилване (чрез едновременно изменение на съпротивленията на два резистора - R₂ и .R₄ или R₁ и R₃).

Инвертиращ суматор. Основната схема на инвертиращ суматор е дадена на фиг.37. Тя намира приложение за сумиране на постоянни и променливи напрежения. При идеален ОУ през R_1,1 протича ток I_ВХ1 = U_ВХ1/R_1,1, през R_l,2 - I_ВХ2 = U_ВХ2/R_1,2 и т.н. Сумарният ток I, получен от тези токове, протича през R₂, падът на напрежение върху който е изходното напрежение U_ИЗХ. Изходното напрежение е сума от усилените входни напрежения:

U_ИЗХ = - , (8)

Коефициентът на усилване за всяко от тези напрежения се определя по същия начин, както при основната схема на инвертиращ усилвател.

Освен за усилване, ОУ се използват и в генераторите на ток и напрежение, генераторите на синусоидални сигнали, генераторите на различни по форма импулси (правоъгълни, триъгълни и др.), различни моностабилни и бистабилни схеми и други превключващи устройства. Особено важно е приложението на ОУ в безиндуктивните активни филтри. Чрез ОУ и външно свързани към него резистори и кондензатори може да се имитира индуктивност. Така се реализират нискочестотни, високочестотни и лентови безиндуктивни филтри.