Билет 1
1. Степен на интеграция. Поколения ИС.
1- во поколение: SSI (small-scale integration) - с ниска степен на интеграция (< 100 компонента/чип): ЛЕ (AND, OR, NAND, NOR, XOR и ар);
2- po поколение: MSI (medium-scale integration) - със средна степен на интеграция (от 100 до 3000 компонента/чип): броячи, дешифратори, суматори, мултиплексори, регистри и др.
3- то поколение: LSI (large-scale integration): с висока степен на интеграция (от 3000 to 100,000 компонента/чип ): специализирани схеми, малки микроконтролери, АЦП, ЦАП, памети с неголям обем.
4- то поколение: VLSI (very large-scale integration): със свръхвисока степен на интеграция (от 100,000 до 1,000,000 компонента/чип): микроконтролери, полупроводникови памети (главно SRAM, PROM), някои DSP структури;
5- то поколение: ULSI / SVLSI (ultra large-scale integration): с повече от 1млн. електронни компонента на чип - съвременни DRAM памети, PLD структури (FPGA, CPLD), микропроцесори с общо предназначение, многоядрени процесори (multi-core processors, схеми за обработка на изображения и др.;
2. Памети SRAM - блокова схема, особености.
- c около 10 пъти по-ниска плътност на разполагане в чипа от DRAM;
- ниска статична консумация;
- високо бързодействие (малко време на достъп до ЗК);
- облекчен достъп (опростена схемотехника на схемите за достъп).
3. Свързване „жично-ИЛИ".
TTL елемент-реализация на „жично” или
4. Памети тип EEPROM: Вътрешно генериран имп. при програмиране – само 1 захранващо напр.; Изтриване/запис- в/у стария байт се записва нов байт инф.
5. Прекъсвания в НС11 - видове.
Общо: операциите Reset и прекъсване зареждат PC с конкретен вектор сочещ към определен адрес от който да се заредят съответните инструкции за изпълнение.
Reset: (1) спира изпълнението на текущата инструкция; (2) изпраща PC към съответния адрес /Reset вектор/; (3) вътрешните регистри и контролни битове от CCR се инициализират за последващо продължаване на работата;
Прекъсвания (Interrupts) - временно се спира работата на основната програма до приключване изпълнение на обработката на прекъсването (сервизна процедура). След това основната програма продължава да се изпълнява.
Видове прекъсвания: SWI (Software Interrupt), HWI (Hardware Interrupt) (IRQ, XIRQ)
6. Аналогов интерфейс в НС11 - брой канали, съхранение на данните.
8-канална система (съответно 8-битов мултиплексор), 8-битова точност на преобразуване;
4 бр 8-битови регистри ADR1-ADR4 съхраняват резултата от преобразуването Всеки един от тях е достъпен за ЦП Флагът (CCF) за край на преобразуването указва валидността на данните в регистрите за съхранение на резултата.
7. Интерфейс тип SCI - особености, задаване честотата на обмен.
- универсален UART-тип интерфейс
- отделна подсистема в ЕМК 68HC11 Е серия
- стандартен NR2 формат:1 старт-бит,8/9 бита данни,1 стоп бит
- независим приемник и предавателно 1 и съща скорост на предаване,общ формат на данните
-поддърва различни скорости на предаване
BAUD – регистър за задаване на скоростта на предаване – използва се за задаване скоростта на обмен на данни по SCI; Честотата може да бъде променяна във всеки един момент;
Билет 2
1.DRAM памети - блокова схема, особености.
Предимства: висока плътност на разполагане на елементите; най-ниска цена на 1 bit информация; най-висок общ обем от всички ПП; проста схемотехника на 1-Т ЗК - използва само MOS технология (n-MOS), изцяло CMOS съвместима.
Недостатъци: относително невисоко бързодействие (липса на положителна обратна връзка /ПОВ/ в структурата на ЗК); необходимост от регенерация; относително сложни режими на четене, запис и регенерация; повишени изисквания към поддържащите схеми; особено внимание към изграждане Сзап с висок специфичен капацитет (разнообразни технологии).
2.Високоимпедансно състояние: Паметите и МП схеми работят на определена честота. Всеки вход се х-теризира в зависимост от тех-гията, с входен паразитен капацитет (Cp). При вход с Висок Импенданс (HiZ състояние) се нямалява значително този паразитен капацитет.
3.Асоциативни памети - адресиране, приложение.
CAM ("асоциативен масив") - използва се в някои продукти, в които се извършва търсене с висока скорост.
Структура - специфичен ЗЕ с допълнителни схеми И,ИЛ И и др. За определяне на конкретния признак. Съществуват т.нар. Асоциативни процесори.
ЕА=Адрес+признак
Когато думата съвпадаща с признака се открие, САМ връща адрес(и). Може да се връща и стойността или част от самата дума. Хардуерен еквивалент на софтуерния термин "асоциативен масив".
Cache паметта - асоциативна памет. Използва се от CPU (ЦП).
- Висока скорост (по-висока от тази на RAM)
- Относително висока цена - за всеки бит има допълнителна асоциативна схема за сравнение
Пример-при обработка на сегмент от данни ,разположен в памети с голям обем: EA=AL+Pi
4.Reset вектори - разположение в адресното пространство. Смисъл.
Reset вектор – съдържа адреса на първата команда, която ще изпълни МП (също и при прекъсване); POR/External Reset – ползват един и същ вектор; COP/Clock monitor Reset – собствени вектори;
5. SPI интерфейс - особености, режими на работа.
Независима комуникационна подсистема е 68НС11за последователен (сериен) СИНХРОНЕН обмен на данни с висока скорост между ЕМК и външни устройства като: други микропроцесорни системи; системи за АЦП; драйвери за LCD дисплеи.
- за осъществяване на вътрешен обмен в т.нар. multiple master процесорни системи. SPI подсистемата-като Master или Slave.
- При конфигуриране като Master - скорост на обмен до ½ E-clock честотата на ЕМК (напр. 2Mbit/s при E-clock-4MHz);
- При конфигуриране като Slave - скорост на обмен до пълната Е-clock честота ЕMK (до 4Mbit/s при E-clock=4MHz).
Използват се следните принципи на буфериране при обмен:
- единично буфериране при предаване - записът на нова порция данни става едва след прочитане на предходните от преместващия регистър;
- двойно буфериране при приемане - данните при приемане се прехвърлят в отделен паралелен буфер за данни (избягване на състояние презастъпване "overrun").
6.Таймер система - IC функция:
- записва момента на настъпване на външни събития от РА2,РА1,РА0 (РАЗ) - по фронт (преден или заден). Запомня се стойността на таймерния брояч в момента на събитието. За софтуерно отчитане интервали от време.
7.RTI - предназначение, специфика.
- Служи за генериране на хардуерно прекъсване през фиксиран интервал от време;
- Определяне на периода на RTI прекъсването - от битове RTR[1:0] в регистъра PACTL;
- 4 възможни периода, определени от двоичните комбинации на битове RTR[1:0];
- RTI подсистемата се разрешава от бит RTII="1" от регистъра TMSK2.
Билет 3
1.CISC, RISC - същност, предимства, недостатъци.
Complex Instruction Set Computer (CISC) - по-голям брой инструкции. Редукция на програмния код по редове. Ангажира процесора в по-голяма степен.
Reduced Instruction Set Computer (RISC) - c ограничен брой инструкции. Софт. е ангажиран с по-голяма част от работата, по-малка заетост на процесора.
2. Шини в микропроцесорните системи - видове, предназначение, ограничения.
- АШ (АВ, AL, address bus) - адресна шина;
- ШД (DB, DL, data line) - шина за данни;
- управляваща магистрала?;
Предназначение:Предаване на информация между отделните устройств
3 .Памети тип LIFO - същност, приложение в ЕМК.
- LIFO (Last-In First-Out)- първи се чете последния записан бит информация. Приложение: при Stack паметите (бърз достъп до данни).
4. PROM - реализация.
Пропуска се ток с висока стойност при което се прегаря жичката м/у АШ и ШД (без връзка) или се оставя (с връзка). Биполярни (TTL).
5.Портове в НС11.
Функциите на съответните изводи зависят от режима на работа.Общо 5 I/O порта (A,B,C,D,E) за всеки ЕМК от фамилия M68HC11(E-серия)-до 38 използваеми линии в зависимост от избрания режим на работа.
Порт
|
Изводи
|
O изводи
|
I/O изводи
|
Съвместими функции
|
A
|
3
|
3
|
2
|
таймер
|
B
|
-
|
8
|
-
|
Адреси А8-А15
|
C
|
-
|
-
|
8
|
Адреси А6-А7
Данни D0-D7
|
D
|
-
|
-
|
6
|
SCI,SPI
|
E
|
8
|
-
|
7
|
АЦП
|
6. Аналогов интерфейс в НС11 - режими на работа.
Единичен (single-channel, MULT=0). Варианти
а) SCAN=0, Избраният канал се конвертира 4 последователни пъти и резултатите се съхраняват в регистри (ADR1) до (ADR4). След това очаква нова команда в регистъра ADCTL;
б) SCAN=1. Резултатът от 5-то преобразуване се съхранява в регистър (ADR1), припокривайки първото, от 6-то - в (ADR2) и т.н.
Групов (multi-channel, MULT=1). Варианти:
а) SCAM=0. Избрана група от 4 канала се преобразуват еднократно. Резултатите се записват в регистри (ADR1) до (ADR4). След това очаква нова команда в регистъра ADCTL;
б) SCAN=1. Избраната група канали се преобразува непрекъснато, като 5-то преобразуване се записва отново в регистър (ADR1), 6-то в (ADR2) и тн.
7.COP Watchdog система в НС11 - предназначение, задаване на таймаут периода.
ЕМК включва COP система за защита от софтуерни грешки
- При включена COP софтуерът следи за препълване на таймера
- При неизпълнение на софтуера в съответната последователност се инициализира RESET.
Таймаут периодът може да се настройва с помощта на prescaler битове CR[1:0];
Билет 4
1.ЕМК структура – основни блокове
.
Класическа структура:Централен процесор (аритметично-логическо устройство, АЛУ) с възможност за работа със специфична система от инструкции. Инструкциите се изпълняват за определено време в зависимост от тактовата честота и спецификата им; оперативна (енергозависима) RAM (Random Access Memory) памет; Управляващо устройство (УУ), Control Unit; Входно устройство (Input Unit); Изходно устройство (Output Unit);
2.Памети с непосредствен достъп – блокова схема , особености, достъп до 3К ?
Запомняща среда на база тригери или други специфични транзисторни структури; Адресни шини – адресират 2^N ЗК с дължина на думата L; М – част от адресните шини за адресиране на конкретен ЗЕ; Достъпът до ЗК става на базата на Дешифратори;
3. Памети тип FIFO – същност, приложение
- при тях се чете първия бит записана информация първо.(още стек)
БезадреснаПо-бързи от с непосредствен достъп.
Приложение – при мониторите, за четене на инф. в процеса на визуализация,за обработка на инф.
4.ЕЕПРОМ – особености на запомнящата клетка, режими на работа
- има наличие на допълнителни структури за използване на електрони от и към плаващия гейт при прилагане на високо напрежение.
- ЕЕПРОМ използва механизмът на „тунелен пренос” на електрони – клетки тип FOTOX,FETMOS.
Режими на работа: изтриване, запис, четене, standby, неизбрана
5. Режими WAIT в HC11
спира обработката на данни и намалява консумацията на междинно ниво около 3-4 пъти – системните регистри се записват в стека и се спира работата на ЦП до подаване на функция RESET или друго прекъсване.
6. Таймер система – ОС
Програмира действие, което да се изпълни в дефиниран момент време.
- отделни 16-битови регистри и 16-битови компаратори за всеки от 5-те ОС изхода.
- при съвпадение състоянието на брояча с това на регистъра- статус флаг (OCxF)=1
След съвпадение на зададения код – стартиране на ОС функц.
7. Схеми за връзка по SPI интерфейс-особености , видове:
Независима комуникационна подсистема в HC11 за последоивателен синхронен обмен на данни с висока скорост между ЕМК и външни устройства като други МП, системи за АЦП , драйвери. За осъществяване на вътрешен обмен на т. нар multiple master процесорни системи.Като master – скорост 0.5, като slave – скорост 1.
Билет 5
1. Развитие на МП-структура
1. Първа структура на МП – Интел4004 (1971г.108-740KHz, 1W); 2. 4040 (1972г. – 2ри МП 1MHz); 3. 8008 (1972г.) – 2х по-ефективен от 4004; 4. 8080 (1974г. –инструкции за прекъсване, най-разпространен); 5. 8048 (1976г. – 8 битов, CHMOS технология); 6. Intel 8086 (16 bit, PC); 7. 68000 (Моторола за Mac); 8. Интел 80386; 9. 486 (вграден мат. копроцесор); 10. Pentium I (нова технология), Pro, II(MMX техн), III, IV (4GHz), D, Extreme edition (2ядра);
2. SRAM памети – особености, режим и четене
Особености: 1) С около 10 пъти по-ниска плътност на разполагане в чипа от DRAM; 2) Ниска статична консумация; 3) Високо бързодействие (малко време на достъп до ЗК); 4) Облекчен достъп (опростена схемотехника на схемите за достъп);
3. FLASH памети – специфики на клетката, организация и типове.
Разлики в ЗЕ: по-тънък слой на SiO2 под FG; по-дълбока област на сорса (за ускоряване); процесът на изтриване (тунелиране на електрони от плаващия гейт)
Организация: Boot block (Sector erased) Flash – изтриване на сектори от 4КВ до 128КВ; Bulk erased Flash – изтрива се целия Флаш; Операциите четене и запис – на принципа на непосредствен побайтов достъп;
Типове: NOR-базирани – за приложения с големи масиви данни (пр. Intel Dual-plane Flash 32Mbit); NAND-базирани – за масови приложни продукти и данни (мемори карти, твърди дискове);
4. ЕПРОМ – особености на 3К, режими на работа:
Особености на ЗК: по-висока плътност на ЗЕ от PROM – само 1 транзистор, без допълнителна връзка (fuse);
Режим:
- нормална: неизбрана, standby, четене
- изтриване – с UV светлина
- Програмиране (Запис) -бавен ( от 50ms до 100ns ); адресира се цял байт
5. Режим STOP в HC11 – същност, особености
- спира всички тактови изтопчници и намалява консумираната мощност на възможно най-ниско ниво; съдържанието на RAM се съхранява; Поставяне в този режим – чрез команда STOP при S=0 от ССR.За излизане от режима се подава най-ниското ниво на един от вх-вете.
6. Прекъсване тип „неправилен код” – предназначение, тип
При откриване на неправилен код, ЕМК хардуерно може да прекъсне инструкцията. След това откриване, текущата стойност на PC се прехвърля в стека – изпълнява се процедура по прекъсване.
7. Пулс – акумулатор – предназначение, режими на работа
Отделна подсистема включваща 8-битов брояч за работа в 2 режима:
> обикновен броячен режим – увеличава се стойността на брояча при постъпване на сигнал на външния му извод.
> разрешителен акумулиращ режим – в този случай Е clock/64 тактува 8-битовия брояч, но само докато външният извод PAI е активен.
- Контролни битове- в регистри PACTL, TMSK2 и TFLG2.
Билет 6.
1. Развитие на МП
1. Първа структура на МП – Интел4004 (1971г.108-740KHz, 1W); 2. 4040 (1972г. – 2ри МП 1MHz); 3. 8008 (1972г.) – 2х по-ефективен от 4004; 4. 8080 (1974г. –инструкции за прекъсване, най-разпространен); 5. 8048 (1976г. – 8 битов, CHMOS технология); 6. Intel 8086 (16 bit, PC); 7. 68000 (Моторола за Mac); 8. Интел 80386; 9. 486 (вграден мат. копроцесор); 10. Pentium I (нова технология), Pro, II(MMX техн), III, IV (4GHz), D, Extreme edition (2ядра);
2. DRAM – основни режими на работа
Видове: четене- стандартно, четене – по страници (Fast Page Mode), запис, четене-запис;
3. PROM структура, начини на програмиране. „Блуждаещ” ток
Структора: матрична решетка от „бушони” – NiCr, poly-Si, W връзка с възможност за прегряване (Burning Rom).
Програмиране:
-чрез устрйство програматор
- пуска се ток с висока стойност при което се прогаря жичката между АШ и ШД (липса на връзка) или се оставя (наличие на връзка). Запис- бавен.
4. Памети тип LIFO,FIFO
БезадреснаПо-бързи от с непосредствен достъп.
FIFO- чете се първия бит записана инф. първо.
приложение – при мониторите, за четене на инф. в процеса на визуализация, за обработка на опр. инф.
L IFO – последен влязъл, пръв излязъл; приложение при стек паметите.
5. Енергоспестяващи режими в 68HC11,специфики,разлики – работата на ЦП се прекратява до постъпване на RESET или друго прекъсване.
- WAIT режим – спира обработката на данни и намалява консумацията на междинно ниво (до 3-4 пъти); Спира се работата на ЦП до пристигане на ресет или друго прекъсване (външно IRQ, XIRQ или вътрешно генерирано – от таймер-системата, SCI, SPI); кварцовият осцилатор остава включен;
- STOP режим – спира вс. тактови източници и намалява консумираната мощтност на възможно най-ниско ниво – 100nA (RAM се съхранява).
- режим STANDBY – при изключване на захранването. Изход от режима – включване на захранването. (RAM се захранва от VSTBY извод).
6. Прекъсване тип IRQ(с черта) – същност реализация –
- допълнително маскирано прекъсване през вход за ЕМК
- Задействане- по-ниско ниво на сигнала от източника на прекъсване
- Свързване на няколко източника в схема „жично ИЛИ”
- Флагът I от контролният регистър CCR се установява в 1 (заявка за прекъсване) и може да се нулира SW след обслужването на прекъсването.
7. Таймер система в HC11 – структура, предназначение.
Таймера представлява брояч. В HC11 таимера се вклщчва на вход А който може да се ползва по различни начини.
Отделна система в ЕМК НС11; Включва пет отделни вериги за делене на честотата: Предварителен делител на честотата от кварцовият осцилатор на 4, Основна таймерна верига –16 битов брояч с програмируем коефициент на броене, задаван чрез prescaler битове PR[1:0]
Предназначение: 1) Като основен брояч (таймер на сумиране); 2) RTI (Real Time Interrupt); 3) База за Watchdog COP системата; 4) Пулс-акумулатор (броене на импулси и броене по разрешение); 5) Входна функция; 6) Изходна функция;
Билет 7
1.Обща структура на ЕМК. Изграждащи блокове.
Класическа структура:Централен процесор (аритметично-логическо устройство, АЛУ) с възможност за работа със специфична система от инструкции. Инструкциите се изпълняват за определено време в зависимост от тактовата честота и спецификата им; оперативна (енергозависима) RAM (Random Access Memory) памет; Управляващо устройство (УУ), Control Unit; Входно устройство (Input Unit); Изходно устройство (Output Unit);
2.Памети с последователен достъп. Видове. Параметри.
П аметите биват още: адресни и безадресни.
Безадресни – конкретен механизъм (FIFO, UFO) или признак (асоциативни)за достъп без конкретен адрес;
БезадреснаПо-бързи от с непосредствен достъп.
-FIFO (First-ln First-Out) – При първи се чете първия бит записана информация. „Кюнец”.
- LIFO (Last-In First-Out) – При тези памети първи се чете последния записан бит информация. „Кофа”.
3.OTP-PROM – особености. Приложение.
- OTP-EPROM (one-time programmable ROM) за еднократно програмиране – в апаратура, произвеждана в малки серии (без прозорче – в пластмасов корпус). При нужда се изтриват с радиоактивни α-лъчи).
Може би е само PROM:
- Еднократно програмируеми от потребителя в лабораторни условия;
- Структура – матрична решетка (масив) от „бушони „ (array of fuses) – NiCr, poly-Si, W връзка c възможност за прегаряне – т.нар. Burning ROM;
- Биполяони (TTL)
-Запис-бавен(5мин.).Високо бързодействие.
-програмиране – с ток;
-еднократно програмиране;
-биполярни PROM – защитени от радиоактивно
въздействие;
-високо бързодействие (до 1 ns); висока консумация.
Приложение на PROM
– при реализация на сложни логически функции –пример: Кодови Преобразуватели (КП): BCD ASCII, BCD -> 7-сегментен код и др.;
-за реализация на времеви последователности;
съхранение на програми, в апаратура в големи серии.
4.Памети тип LIFO, FIFO – същност, приложения.
По-бързи от памети с непосредствен достъп.
БезадреснаПо-бързи от с непосредствен достъп.
Сподели с приятели: |