Лекция №1, 2012 Интегрални Схеми. Основни елементи и технологии. Чипове за Системи с Програмируема Логика

Интегрални схеми - EPROM памет с прозорче за ултравиолетови- лъчи.	Интегрална схема на NVIDIA с високопроизводителна многоядрна система за създаване на изображения в реално време

Първата интегрална схема е проектирана и деминстрирана от Jack Kilby от Texas Instruments и Robert Noyce от Fairchild Semiconductor (през 1958). Kilby получава Нобелова премия по физика за това през 2000 г.

Понастоящем интегралните схеми изграждат почти цялата електронна апаратура (вкл. и компютрите). Съществуват различни типове устройства, реализирани върху интегралните схеми в момента – например процесори за компютри, реализирани върху един чип (така наречените микропроцесори), или запомнящи устройства за процесори, мобилни телефони, фотоапарати, съдържащи памет за двоични кодове и данни.
3. Основни елементи на производствения процес за интегрални схеми



Фигура 3

Интегралните схеми понастоящем се произвеждат масово като парченца (dies) от кръгла тънка пластина (wafer) от полупроводников материал, най-често силициев монокристал – Фигура 3. В резултат на голям брой сложни електро - фото- химични процеси в чисти от прах и замърсявания помещения, върху всяко парче от пластината се реализира интегрална схема.

При фотолитографските процеси, високоенергийна ултравиолетова светлина (UV – light) се пропуска през фотомаска (mask) и попада върху силициевата пластина (Silicon wafer), която е покрита предварително с фоточувствителен защитен филм. Фотомаската представя графично областите от повърхността на чипа, чиито електрически свойства трябва да бъдат променени, за да се реализират чрез тях електронните елементи на схемата (най-често транзисторите). След проявяване на филма, областите от него, облъчени със светлина, се отстраняват. При това положение повърхността на чипа върху пластината съдържа вече защитени и незащитени от филм области. В следващи електрохимични процеси се променят електрическите свойства на незащитените области . След това нов слой от материал (layer) се добавя върху досега третираната повърхност на пластината, покрива се отново с филм, с помощта на други фотомаски отново се определят областите, които ще бъдат третирани чрез фотохимични процеси и по този начин процесите се повтарят многократно, като изграждането на електронната схема се извършва чрез последователно формиране на области с различни електрически свойства, в слой след слой от бъдещата интегрална схема. Последните процеси добавят в съответни нейни слоеве проводникови линии(wires) за свързване на реализираните в интегралната схема електронни елементи. Накрая, пластината се нарязва на парченца (чиповете), които се тестват и поставят в съответните корпуси.

За приготвяне на фотомаските, се използват проектираните (обикновено с помощта на автоматизирана система за проектиране) топологични чертежи на елементите и на цялата интегрална схема (integrated circuit layouts, или  IC layouts, IC mask layouts).

Топологичният чертеж

Вертикален разрез на физическата реализация на MOS -транзистор в слоевете на Si – монокристал на интегралната схема	Топологичен чертеж на MOS - транзистор в интегрална схема

Фигура 5

Реализираните транзистори в интегралните схеми се свързват, за да формират следващите най-често срещани компоненти в интегралните схеми :

а) логическите елементи (gates) в ядрото на интегралните схеми – изпълняват базовите логически функции. Логическите елементи от своя страна са компоненти на логическите схеми, необходими за изграждане на цифровите устройства, които се реализират в интегралните схеми.

b) буферите (буферните схеми) в периферията на интегралните схеми. Буферните схеми формират входно-изходните сигнали на устройствата, реализирани в интегралните схеми и осигуряват дисциплина на подаване на сигналите към общи линии и шини Фигура 6):

Следващата таблица на Фигура 7 показва електрическите схеми на логически елемент ИЛИ – НЕ (NOR –gate) и на логически елемент И – НЕ (NAND- gate), реализирани по най-често използваната днес в интегралните схеми CMOS – технология на изграждане на логическите схеми – чрез двойки от n- канален и p- канален MOS – транзистори:

CMOS – схема на NOR -gate с два аргумента - входове – A и B	CMOS – схема на NAND- gate с два аргумента– входове - A и B

Следващата таблица на Фигура 8 показва топологичните чертежи за реализация на горните CMOS –логически елементи в интегралните схеми:

Топологичен чертеж на CMOS –логически елемент НЕ-ИЛИ	Топологичен чертеж на CMOS- логически елемент НЕ-И	Топологичен чертеж на сложна логическа схема, реализирана с логически елементи

В някои интегрални схеми с така наречените постоянни памети (които ще се разглеждат по-нататък), логическите елементи се конструират с диоди и резистори (така наречената диодна логика):

Диодна схема за реализация на логически елемент ИЛИ (OR –gate) с два аргумента (входа) – А и В	Диодна схема за реализация на логически елемент И (AND –gate) с два аргумента (входа) – А и В

На Фигура 15 e илюстрирано използването на n-канални MOS - транзистори като буфери при свързването на всяка еднобитова клетка (представляваща тригер, съставен от два инвертора) към линиите за входни и изходни данни (bit line) на статична RAM - памет. Показан е също топологичен чертеж на интегрална схема с RAM – памет, съдържащ милиони такива клетки:

На горната графика означените технологии са:

- nMOS – технология на реализация само с n- канални MOS –транзистори;

-CMOS – технология на реализация чрез двойки от n- канален и p- канален MOS – транзистори ;

-BiCMOS – технология на реализация чрез двойки от n- канален и p- канален MOS – транзистори и биполярни транзистори в изходните стъпала на схемите;;

-ECL – технология на реализация чрез емитерно свързани стъпала от биполярни транзистори;

-GaAs - технология на реализация върху пластини от GaAs.

5. Закон на Мур за постигнатия брой реализирани транзистори в интегралните схеми

Според емпирично изведения закон на Мур броят на реализираните транзистори в интегралните схеми расте експоненциално през годините. Този брой се удвоява на всеки две години.(Фиг.17):

Оказва се, че трендът през годините за почти всеки параметър, измерван с числова стойност, отразяващ възможностите на електронните устройства, спазва закономерността, изведена от Мур - това се отнася за бързодействието на процесорите, капацитетът на паметите, броят на пикселите на цифровите камери ...

Стойностите и прогнозата за стойностите на най-съществените параметри, свързани с интегралните схеми, са показани на следващите Фигура 18 и Фигура 19. Параметрите представляват:

technology : ширината на канала на реализиранитев интегралните схеми MOS – транзистори;

chip size – Площта на силициевате парчета за интегрални схеми;

Number of tranzistors – Броят на транзисторите в интегралните схеми;

dram capacity – Обем (брой на битовете) в чиповете с динамична памет RAM;

maximum clock frequency – Максимална допустима честота на синхронизиращите импулси;

minimum supply voltage – Минимална допустима стойност на необходимото захранващо напрежение;

maximum power dissioation – Максимална мощност, консумирана от интегрална схема;

maximum number of i/o pins – Максимален брой на крачетата(пиновете) на една интегрална схема.



Фигура 18

Следващата, Фигура 19, показва графично нарастването на обема на чиповете с динамична RAM – памет в годините, което отново потвърждава закона на Мур.

Фигура 19

6. Класификация на Интегралните Схеми, според броя на компонентите им.

Често интегралните схеми се класифицират според броя на транзисторите (или на другите основни електрони компоненти – например логически елементи) в структурата. Този брой бива наричан Степен на Интеграция (Scale Integration) на интегралните схеми.

В зависимост от постигнатата Степен на Интеграция при производството им, интегралните схеми се разделят на следните пет групи:

 Интегрални схеми с малка степен на интеграция (SSI - small-scale integration): до 100 електронни компонента на чип.

 Интегрални схеми със средна степен на интеграция (MSI - medium-scale integration): От 100 до 3,000 електронни компоненти в чип.

 Интегрални схеми с голяма степен на интеграция (LSI - large-scale integration): От 3,000 до 100,000 електронни компоненти в чип.

Сложно програмируемо логическо устройство (Altera MAX 7000-series Complex Programmable Logic Device - CPLD) (Фигура 22) , използвано за имплементиране (програмиране в него) на сложни управляващи цифрови устройства.

 Интегрални схеми със свръхголяма степен на интеграция (VLSI - very large-scale integration): От 100,000 до 1,000,000 електронни компоненти в чип.

В тази група влизат чиповете , наричани програмируеми матрици (Field programmable gate arrays - FPGA)(Фигура 23).

Програмируема матрица ( Altera Stratix II GX Field Programmable Gate Array - FPGA), използвана за имплементиране на специализирани високоскоростни контролери и Системи – върху- чип (systems-on-chip).

 Интегрални схеми с ултра свръхголяма степен на интеграция (ULSI  - ultra large-scale integration): С повече от 1,000,000 електронни компоненти в чип.

На Фигура 25 е показана блоковата схема на конкретна Система върху Чип, включваща ARM - процесор (процесорно ядро – ARM Core), специализиран процесор за цифрова обработка на сигнали (DSP Core), памети за програми и данни (Memory), блокове – контролери за обмен на данни по стандартни интерфейси (UART, USB), блокове – контролери за управление на входно/изходни сигнали.

Общ топологичен чертеж на

Понастоящем Системите върху Чип реално заместват от конструктивна гледна точка печатните платки с многобройни чипове върху тях от миналите години, защото:

а) реализацията е много по-компактна (по-малка площ на силициевата пластина за чипа със системата спрямо площите на чиповете върху печатните платки);

b) постига се по-високо бързодействие /производителност на системата;

c) постига се по-добра надежност на системата

d) системата върху чип е по-евтина за производство от печатните платки с чиповете.

Процесор Intel Pentium Dual-

Core E2140 – вляво;
SIM - Модули с RAM - динамична памет, използвани в персоналните компютри - вдясно

Фигура 29


Интегралните схеми със специализирано приложение (The Application-Specific Integrated Circuits - ASICs) се проектират и произвеждат за конкретни проекти, задавани от потребителите (конструктори на електронна и компютърна техника). Те осигуряват възможност устройствата и системите, реализирани върху тях да са с характеристики и параметри, които покриват конкретните потребителски изисквания.





Ядрената подводница “Алабама”, заснета, когато се потапя под повърхността в Индийски Океан. Комуникацията с подводницата и управлението на сонарите и торпедата й се извършва чрез високопроизводителни специфични за нея цифрови системи, реализирани върху (ASIC) – специализирани интегрални схеми.

------------------------------------------------------------------------------------------------------------------------