Образователно-квалификационна степен “бакалавър”

Софийски Университет “Св. Климент Охридски"

Физически факултет

Образователно-квалификационна степен “БАКАЛАВЪР”

(Ректор)

Компютърно проектиране

Курсът има ролята да запознае студентите с принципите и значението на системите за електронно проектиране (ECAD) в съвременната техника. Теоретичните аспекти на електронното проектиране са засегнати при разглеждането на различните среди за проектиране заедно с асоциираните с тях примитиви в рамките на двата основни раздела на проектирането: синтеза и анализа. Отделено е място на експертните системи и силиконовите компилатори особено при тяхното приложение в системите за проектиране на интегрални схеми. В края на курса студентите трябва да са в състояние да използват безпроблемно системите за електронно проектиране (отговарящи на индустриалните стандарти) по цялото протежение на процеса на проектиране – като се започне от излагането на базовата концепция на инженерния проект и премине се през фазите на въвеждането на схемата и симулацията на нейната работа и се достигне до създаването на топология за печатна платка и крайно изделие. Засягат се и аспектите на изготвянето на техническа документация за инженерния проект, както и стандартите и форматите за обмен на информация между системите за компютърно проектиране. Лабораторните упражнения на курса целят да затвърдят познанията, получени в лекционния материал, като се преминава през всички етапи на електронното проектиране – въвеждане на схема на електронно устройство, проверка за електрическа коректност на въведената схема, автоматично и ръчно генериране на топология на печатна платка, автоматично и ръчно опроводяване на платката, генериране на техническа документация и файлове за машинна обработка и производство. Във втората половина на практикума се извършва симулиране на аналогови и цифрови интегрални схеми с помощта на SPICE-базирани симулатори.

1. 
   Общи характеристики при проектирането на цифрова електроника. Изясняване на понятията CAD и CAE. Особености при проектирането на схеми с висока степен на интеграция VLSI. Механизми и средства за синтез и анализ. Изисквания към компютрите, използвани като работни станции. Съобразяване на оптималния проект с възможностите на технологията. Основни характеристики на проектирането на цифрова електроника. Понятие за йерархия – клетки, модули, блокове и макроси. Йерархична организация – проектиране отгоре-надолу и отдолу-нагоре. Коефициент на разклоненост. Сравнение между пространствена и функционална организация. Особености на йерархичното разпределение в проекти, разработвани от колективи. (1 час)
   
2. 
   Видове полета на представяне на обекта на проектиране – топологично представяне, времево представяне, функционално представяне. Връзки между различните видове представяне на обекта. Свързаност на схемите, понятие за възел. Представяне на свързаността при различните видове представяне на обекта. Предназначение на възлите при проследяване на сигнали. Понятие за списък на възлите (netlist). Йерархична свързаност. Въвеждане на принудителни правила при осъществяване на схемната свързаност. (1 час)
   
3. 
   Пространствена размерност на схемните проекти. Среда за разработване на проекта. Понятие за среда и примитиви. Йерархични нива на средата за проектиране. Системно ниво в средата на проекта – ниво на най-голяма абстрактност. Среда PMS (Processor-Memory-Switch). Представяне на типична компютърна система в среда PMS. Алгоритмично ниво на проекта. Схематично ниво, таблици на истинност. Логически символи и операции. Стандарти за анотиране на схемите. (1 час)
   
4. 
   Псевдотопологична среда на представяне на проекта. Използване на виртуална решетка. Времево представяне на проекта. Среда с представяне на блокови схеми. Основни компоненти на блоковите схеми. Среда на потока на данни и представяне с блокови схеми. Компонентно ниво на проекта. Използване на регистри (среда на регистри) и блокови схеми с регистри в среда на проект с микропроцесор. Понятие за процесор на инструкции (ISP) и неговото приложение при проектиране на системи с микропроцесори. (1 час)
   
5. 
   Топологично ниво на проекта. N-MOS среда на топологичен проект. Топологични конфигурации на N-MOS транзистори. C-MOS среда на топологичен проект. Биполярна среда на топологичен проект. Съгласуване на топологичния проект със стандартните корпуси на интегрални схеми. Особености на различните степени на интеграция SSI, MSI, LSI, VLSI, WSI на ниво проектиране. Графични оригинали. (1 час)
   
6. 
   Основни правила при представянето на входните данни на проекта – обекти и връзки, свързани списъци. Предимства на свързаните списъци. Атрибути на обектите. Прототипи и информация, включена в прототипите. Връзка между прототипите и обектите. Маркиране на обектите. Заделяне на памет при дефиниране на обектите. Формати при представянето на информацията за проекта като средство за повишаване на ефективността при трансфер диск-памет. Механизми за модификации на базите данни. Ограничения при модификациите на обектите – използване на “демони”. Понятие за оператор “Undo”. (1 час)
   
7. 
   Йерархични представяния – комплексни и примитивни компоненти. Въвеждане на понятията среда и библиотека. Връзки между представянията на проектите: схема – CMOS-топология. Представяне на връзките в проекта: възли, арки и портове. Видове използвани арки. Геометрични представяния: форми, трансформации и графики. Графични атрибути. Ограничения на ориентацията – Манхатън ориентация на обектите в проекта (приложение при VLSI). Използване на произволни ъгли в проекта. Геометрични манипулации, полигони, търсене. Ъглово запълване на полето на проекта. R-дървовидна организация на геометричните представяния. (1 час)
   
8. 
   Инструменти за синтез на схеми. Силиконови компилатори. Генериране и манипулация на съдържанието на клетки. Програмируеми логически матрици PLA. Матрици PGA. Матрици на Вайнбергер. Средства за осигуряване на компактност на проекта. Топологични генератори извън клетките. Рутери, понятие за switchbox. Лабиринтно рутиране, алгоритъм на Lee-Moore. Рутер на Hightower. Рутиране с няколко връзки. Канално и switchbox-рутиране. Рутиране по направление. Разположение на елементите/клетките, осигуряващо оптимално рутиране (опроводяване). Метод min-cut. Метод на разполагане отдолу-нагоре. Техники на опроводяване в рамките на VLSI-чип, разположение на контактните площадки. (1 час)
   
9. 
   Средства за подравняване на клетките. Силиконови компилатори на базата на езици от високо ниво. Експертни системи – примери. Пост-топологични генератори. Компенсиране в зависимост от технологичния процес. Разполагане на маркери за подравняване на маските. Проследяване на критичните размери. Средства за статичен анализ. Процес на проверка на правилата за проектиране и процес на верификация. Процес на екстракция на възли. Растерна екстракция на възли. Полигонна екстракция на възли. Сравняване на схемната свързаност. (1 час)
   
10. 
    Проверка на геометричните правила за проектиране. Полигонна проверка. Растерна проверка. Синтактична проверка на правилата за проектиране. Йерархична проверка на правилата. Проверка на електрическите правила ERC. Определяне на разсейваната мощност. Проверка на съотношенията на размерите на транзисторите. Локализиране на къси съединения и висящи компоненти. Допълнителни правила за проектиране. Процес на верификация. Времева верификация – изчисляване на закъсненията. Функционална верификация – описание на поведението на обектите. Средства за динамичен анализ. Генериране на тестови вектори и понятие за симулация. Симулатори на ниво електрическа схема. Директен метод и метод на релаксацията. Логически симулатори – ключови симулатори, симулатори на база гейтове. Симулатори с много нива на сигнала. (1 час)
    
11. 
    Функционални симулатори и симулатори на поведение. Входни величини на симулаторите – тестови входове. D-алгоритъм. Отчитане на времето в симулаторите. Инкрементални симулатори. Симулатори, работещи на база събитие. Моделиране на закъсненията в симулаторите. Избор на оптимален модел на елемент. Представяне на резултатите от работата на симулаторите. Симулация, базирана на събития. Апаратно осигуряване на симулацията. Апаратно осигуряване за тестване на прототипи. (1 час)
    
12. 
    Информация и формати на изхода на средствата за компютърно проектиране. Печатни платки, формат wire-wrap. Формат на печатните платки. Стъпки при производството на печатни платки. Формат Gerber. Пробивни машини с цифрово програмно управление. Технологични стъпки при производството на интегрални схеми. Междинен формат Caltech (CIF). Формат Calma GDS II. Формат за обмен на електронни проекти EDIF. Формат за електронно-лъчева литография. Машини за бондиране. Използване на форматите за обмен на данни в системи за компютърно проектиране. Формати за тестване. Стандартизационни процедури при VLSI-проектиране. Стандарт за производство MOSIS. (1 час)
    
13. 
    Добавяне на програмируемост към системите за компютърно проектиране – разширяване на възможностите на CAD-системите. Вградени езици и йерархичност на програмируемостта. Императивна програмируемост. Разширяване на възможностите на конвенционалните езици. Създаване на нови езици за описание на хардуера. Императивен код и графика. Декларативна програмируемост. Решаване на последователности от ограничения. Решаване на прости геометрични ограничения. Паралелни решения на системите от ограничения. Програмна йерархичност. Предаване на информация между нивата на йерархията. (1 час)
    
14. 
    Графични аспекти на системите за компютърно проектиране. Растерни и калиграфични дисплеи. Пространствена разделителност. Разделителност по интензитет. Хардуерни функции – използване на битови маски. Кеширане на компоненти от дисплея. Изчертаване на линии – Моари. Изчертаване на полигони – отворени, затворени и запълнени полигони. Методи за запълване на полигоните. Процес на отрязване на полигони. Манипулиране на текстова информация. Циклични криви – алгоритъм на Breshenham. Сплейн-линии. Трансформации. Разпечатване на графичните изображения. Запълване с десени (мостри). Съвместимост на възпроизведените изображения. Форматно съотношение. Инверсия на цветовете. Използване на плотери – параметри на движението на писеца. Входни устройства за въвеждане на графични изображения. Валюатори, таблети – използване на екрана като таблет. Необичайни средства за въвеждане на информация – входни устройства с обратна връзка. (1 час)
    
15. 
    Човешки фактор в системите за компютърно проектиране. Понятие за human engineering. Моделиране на поведението на потребителите. Времеви интервали, възприемани от потребителя. Терминология – акустична и семантична интерференция. Представяне на информацията – типично разположение на елементите на графичните редактори. Прозорци за редактиране, менюта. Командни езици – текстови командни езици, графични командни езици. “Гравитационно” поле около представяните обекти. Основни характеристики на командните езици. Възстановяване на информацията в случай на системни сривове. Обратна връзка на системата с потребителя. (1 час)
    

Запознаване с Project Manager на продукта Protel 98 (Trial Version). Функции на различните сървъри и извикване от програмата клиент. (3 часа)

Работа със сървъра за редактиране на библиотечни компоненти. Запознаване с основните библиотеки на аналогови и цифрови интегрални схеми, както и общите символни компонентни библиотеки. (3 часа)

Запознаване със сървъра за чертане на принципни схеми. Основни елементи на чертожното поле и методи за променянето им. Понятие за схемна йерархия и начини за въвеждането й. (3 часа)

Използване на сървъра за чертане на принципни схеми за въвеждане на схемата на лентово-пропускащ филтър. Редактиране на атрибутите на основните компоненти.

Използване на сървъра за чертане на принципни схеми при въвеждането на основни цифрови схеми – мултиплексор 32-1. Използване на възможностите на автоматичното анотиране и проверка на правилността на електрическата схема посредством ERC. (3 часа)

Запознаване с възможностите на смесения аналогово-цифров симулатор. Основни източници на стимулиращи сигнали. Разглеждане на вличнието на параметрите на отделните източници върху формата на изходния сигнал. Понятие за Spice-базирани библиотеки от компоненти. (3 часа)

Симулация на лентово-пропускащ филтър – Transient и AC Small Signal анализ. Общи понятия за използване на Monte-Carlo и параметричния анализ. (3 часа)

Симулация на десетичен брояч, изграден на базата на брояч на 16 с обратни връзки. Симулация на разгледания в упражнение 5 цифров мултиплексор 32-1 като пример за генериране на цифрови сигнали с произволни параметри. (3 часа)

Понятие за netlist. Генериране на netlist на схемата на мултиплексора 32-1 и разглеждане на формата – възможности за автоматизирано генериране на печатни платки – импортиране на netlist в сървъра за разработване на печатни платки. (3 часа)

Основни примитиви на сървъра за чертане на печатни платки. Използване на импортирания netlist и автоматично разполагане на компонентите в средата на проекта. Въвеждане на границите на печатната платка посредством слоя Keep-out. (3 часа)

Понятие за възможностите и ограниченията на автоматичното опроводяване. Експериментиране с автоматично опроводяване на платката на цифровия мултиплексор. (3 часа)

Запознаване с работата на сървъра за редактиране на библиотечни компоненти за корпусите на елементите, съответствия между библиотечните елементи на сървъра Schematics и сървъра PCB. Използване на библиотечния сървър за създаване на компонентата AD8302 – детектор на усилване и фаза на фирмата Analog Devices и асоцииране към нея на съответния корпус. (3 часа)

Реализиране на печатна платка, разполагане на елементите, ръчно опроводяване, генериране на файлове за машинна изработка – плотерски и drill-файлове. (3 часа)

Добавяне на елементи към разработената печатна платка – понятие за полигон и начини за прилагането му. Довършване на започнатата в упражнение 13 печатна платка. (3 часа)

Лабораторни упражнения по симулация на работата на електронни схеми. Използване на продукта Design Center на MicroSim – 64 практически схеми. (3 часа)

1. 
   Steven M. Rubin, “Computer Aids for VLSI Design”, 1994.
   
2. 
   Card, Stuart K.; Moran, Thomas P.; and Newell, Allen, The Psychology of Human-Computer Interaction, Lawrence Erlbaum, Hillsdale, New Jersey, 1983.
   
3. 
   Foley, J. D. and Van Dam, A., Fundamentals of Interactive Computer Graphics, Addison-Wesley, Reading, Massachusetts, 1982.
   
4. 
   Miczo, Alexander, Digital Logic Testing and Simulation, Chapter 2: "Combinational Logic Test," Harper and Row, New York, 1986.
   
5. 
   Rowson, James A., Understanding Hierarchical Design, PhD dissertation, California Institute of Technology, TR 3710, April 1980.
   

Преподавател:

Доц. д-р Емил Владков
...........................

(подпис)
10.03.2004: