Синтез и симулация на цифров брояч

Тема:Синтез и симулация на цифров брояч

Изработил:

курс II ,поток IV ,група I ,факултетен номер 025237

Дата: Проверил:


I.ЗАДАНИЕ

1.Кратка теория за броячи.

2.Да се синтезира синхронен брояч с последователен пренос по модул 8 на база J-K тригер 7476.

3.Да се снемат справочни данни за указаният J-K тригер.

4.Да се въведе синтезираната схема в графичният редактор Schematics.

5.Да се подберат подходящи генератори за цифрови сигнали за входното въздеиствие.

6.Да се определят подходящи параметри за временният анализ съобразно параметрите на входните въздеиствия.

7.Да се снемат време диаграмите илюстриращи функцията на брояча.

8.Да се направят таблици на истинност на J-K тригерите.

9.Да се поясни функционалното деиствие на брояча.

10.Да се приложи текстовият изходен файл на изследването.

II.ИЗПЪЛНЕНИЕ
1.Кратка Теория.

Броячите са цифрови електронни устроиства чиято функция е да променят изходните си състояния в синхрон с подаваният им входен тактов сигнал. Най-общо функцията на брояча е да брои събития или интервали от време. Освен това той има и още няколко неявнини функции като например делене на честота и адресиране и да служи като запомнящо устроиство.

Двоични броячи наричаме такива броячи които имат коефициент на броене K=2ⁿ. Te се реализират чрез тригери чиито входове са свързани последователно. Всеки брояч се състои от n на брои тригери и притежава 2ⁿ изходни състояния. Чрез въвеждане на обратни връзки могат да се получат и недвоични броячи(K2ⁿ).

Броячите могат да се групират в различни категории спрямо няколко признака:

а) Според тригерите с които са реализирани. Най-често се срещат броячи изпълнени с J-K или D тригери.

б) Според технолагията по която са направени тригерите биват ТТЛ и CMOS.

в) Според посоката на броене биват сумираща изваждащи и реверсивни.

-при сумиращите броячи всеки пореден входен импулс увеличава с единица двоичното число, определящо състоянието на тригерите.

-при изваждащият е обратното – двоичното число съответстващо на състоянието на тригерите, се намалява с единица с постъпването на всеки входен импулс.

-реверсивни - това са броячи които могат да работят както в режим на събиране така и в режим на изваждане.

г) Според начина на предаване на имформацията могат да бъдат синхронни и асинхронни.

-асинхронните броячи се образуват от последователно свързани тригери като входният сигнал се подава на първият тригер. Вторият тригер се превключва от изходният сигнал на първият и т.н.. Следователно при постъпване на вховден сигнал най-напред се превключва първият след това вторият и т.н. и след време n.t_зтср и последният тригер. Сравнително птодължителното време, за установяването на асинхронните броячи е техен основен недостатък. Времето за установяване на брояча зависи от състоянието на брояча преди постъпването на поредния входен импулс.

Предимството на асинхронните броячи е в по-простата им схема в сравнение със синхронните броячи. Освен това входният сигнал управлява само първият тригер и коефициента на входен товар е не повече от две. Основното приложение на асинхронните броячи е делене на честотата на входните импулси.

-при синхронните броячи входните тактови импулси се подават едновременно на всичките тактови входове на тригерите на брояча. По този начин превключването на тригерите става едновременно и времето за което се установява броячът след постъпването на тактовият импулс, не зависи от предходното състояние на брояча и се равнява на времето t_зтср ба превключване на един от тригерите.Това обаче се постига с известно усложняване на схемата.

Синхронните броячи е целесъобразно да се използват в бързодеистващи цифрови у-ва, където е необходимо времето за установяване на брояча да е възможно най-кратко.
2.Да се синтезира синхронен брояч с последователен преноспо модул 8 на база J-K тригер 7476.

Синтезираната схема е представена на фигура 1.

-параметри на тригера 7476:

-7476 – JK тригер от типа управляващ – управляван с по един J- и K- вход; изходът се превключва от отрицателният фронт на тактовият импулс С.

-тригерът се установява в състояние Q=1 при R=1 и S=0 и в състояние Q=0 при R=0 и S=1; за да се превключва тригерът трябва R=1 S=1.

-таблица на истиннос на JK тригера:

Входове					Изходи
S	R	C	J	K	Q	Q-
0	1	X	X	X	1	0
1	0	X	X	X	0	1
0	0	X	X	X	1*	1*
1	1		0	0	Q0	Q0-
1	1		1	0	1	0
1	1		0	1	0	1
1	1		1	1	Q0-	Q0

*Това състоянив е нестабилно т.е. ако S и (или) R станат 1, състоянието на тригера се променя.

-структурната схема на 7476 е представена на фигура 2.
4.Да се въведе синтезираната схема в графичният редактор Schematics.

Разпечатка на въведената схема е представена на фигура 3.

Използваните генератори на входни въздеиствия са три. Това са два програмируеми генератора тип Stim1 и един тактов тип DigClock.

-На тактовият генератор ,DSTM3, се задават следните параметри:

Delay=

OFTIME=.5ms

STARTVAL=0

OPVAl=1

-на програмируемият генератор, DSTM1, се задават следните параметри:

TIMESTEP=

COMMAND1=0ms 1

COMMAND2=

………………

COMMAND16=

При тях той ще извади на изходът си лог. 1 която ще запази нивото си през цялото изследване.

- на програмируемият генератор, DSTM2, се задават следните параметри:

TIMESTEP=

COMMAND1=0ms 0

COMMAND2=.5ms 1

COMMAND3=

………………

………………

При тях той ще извади на изходът си лог. 0 която ще запази нивото си за половин мили секунда след което изходът му ще приеме в стоиност лог. 1 която ще запази нивото си до краят на изследването.

При 0ms в началото на изследването броячът ще бъде заел стойност 0 тоест изходната му кобинация ще е 0 0 0. За да премине към следващата си стойност той трябва да бъде превключен от задният фронт на входният сигнал. Тъй като входният сигнал е с период 1ms то заден фронт ще се появява на всяка милисекунда. След като брояча брои до осем то следва ,че той ще се установи отново в състояние 0 след осмата милисекунда и ще започне да брои отново. За 16ms броячът ще е направил две изброявания. Затова е удачно да изследваме схемата през времето от 0 до 16ms тъй като за това време ще наблюдаваме двете изброявания и ще се убедим в изправноста на брояча.

За времевият анализ се задават следните параметри:

Print Step=0.05ms

Final Time=16.5ms

No-Print Delay=

Step Ceiling=0.05ms

Print Step и Step Ceiling се избира 20 пъти по малко от най-малкия период в схемата (1ms периода на тактовият сигнал).

Final Time избираме с 0.5ms по-голямо от необходимото за изследването за да могат да видя по-ясно най-краините импулси в програмният осцилоскоп.

Разпечатка на време диаграмите снети от програмният осцилоскоп е представена на фигура 4.

Таблица на истиннос на J-K тригерите:

В началният момент тригерите трябва да се нулират за да може брояча да застане в положение 0 тоест на изхода да има комбинация 0 0 0. Нулирането става кото на R входът се подаде лог. 0. След време необходимо за нулирането на тригерите R входът трябва да заеме лог. 1 тъй като за да се превключват тригерите е необходимо R=1 и S=1. Когато схемата се симулира чрез PSPICE началното нулиране се извършва от програмируем генератор на цифрови сигнали Stim1(фиг.3). Ако схемата трябва да се реализира практически началното нулиране може да се извърши по схемното решение на фиг.2. При него в началният момент транзисторът Т е отпушен и пада на напрежение се разпределя почти изцяло върху резистора R1 и прехода на транзистора ,на R входовете на тригерите има лог 0.С пускането на схемата кондензатора C започва да се зарежда през резистора R. Когато се зареди до определено напрежение транзисторът Т се запушва и на R входовете започва да се подава напрежение еквивалентно на лог. 1. Времето през което тригерите ще са в състояние 0 зависи от елементите R и C.

За да се превключват тригерите S входа трябва да има стоиност лог.1 в PSPICE това се задава чрез програмируем генератор на цифрови сигнали Stim1 (фиг.3). При практическа реализация това става чрез подаване на високо ниво на входа в случея +5V (фиг.2).

След като схемата е нулирана и на S и R има лог.1 първият тригер се превключва по задният фронт напървият такатов импулс ( неговите J и K вход са свързани постоянно към лог. 1) на изхода му се получава лог.1. Състоянието на другите два тригера остава непроменено тъй като при подаване тактовият сигнал на техните J и K имат подадента лог. 0. При идването на вторият тактов импулс първият тригер се превключва от лог.1 в лог.0. С вторият тактов импулс се превключва и вторият тригер тъй като при подаване на импулса на JK входовете му има лог. 1 (изод Q на първият тригер), на изходът му се установява лог. 1. При третият тактов импулс първият тригер се превключва отново в лог. 1 а състоянието на вторият не се променя (лог. 1). При четвъртият тактов импулс се превключват и трите тригера. Първият и вторият се установяват в лог. 0 ,а третият които досега е бил лог. 0, в лог. 1 тъй като и на двете и-та има лог.1 и следователно JK входовете му също са лог. 1. И т.н.

*** 05/13/104 06:07:35 ******** NT Evaluation PSpice (July 1997) ************

**** CIRCUIT DESCRIPTION

******************************************************************************

* Schematics Version 8.0 - July 1997

* Thu May 13 06:07:34 2004

** Analysis setup **

.tran 0.05ms 16.5ms 0 0.05ms

.OP

.lib nom.lib

* Schematics Netlist *

U_DSTM1 STIM(1,1)

+ $G_DPWR $G_DGND

+ $N_0001

+ IO_STM

+ IO_LEVEL=0

+ 0s 1

U_DSTM3 STIM(1,1) $G_DPWR $G_DGND in IO_STM IO_LEVEL=0

+ +.5mS 1

+REPEAT FOREVER

+ +.5mS 0

+ +.5mS 1

+ ENDREPEAT

X_U1A in $N_0001 $N_0002 $N_0001 $N_0001 A $N_0003 $G_DPWR $G_DGND 7476

+ PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_U2A in $N_0001 $N_0002 A A B $N_0004 $G_DPWR $G_DGND 7476 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_U8A B A $N_0005 $G_DPWR $G_DGND 7408 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_U9A B A $N_0006 $G_DPWR $G_DGND 7408 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_U5A in $N_0001 $N_0002 $N_0005 $N_0006 C $N_0007 $G_DPWR $G_DGND 7476

+ PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

U_DSTM2 STIM(1,1)

+ $G_DPWR $G_DGND

+ $N_0002

+ IO_STM

+ 0s 0

.INC "xxxxx.als"

**** INCLUDING xxxxx.als ****

* Schematics Aliases *
.ALIASES

U_DSTM1 DSTM1(PIN1=$N_0001 )

U_DSTM3 DSTM3(PWR=$G_DPWR GND=$G_DGND 1=in )

X_U1A U1A(CLK=in PREbar=$N_0001 CLRbar=$N_0002 J=$N_0001 K=$N_0001

+ Q=A Qbar=$N_0003 PWR=$G_DPWR GND=$G_DGND )

X_U2A U2A(CLK=in PREbar=$N_0001 CLRbar=$N_0002 J=A K=A Q=B

+ Qbar=$N_0004 PWR=$G_DPWR GND=$G_DGND )

X_U8A U8A(A=B B=A Y=$N_0005 PWR=$G_DPWR GND=$G_DGND )

X_U9A U9A(A=B B=A Y=$N_0006 PWR=$G_DPWR GND=$G_DGND )

X_U5A U5A(CLK=in PREbar=$N_0001 CLRbar=$N_0002 J=$N_0005 K=$N_0006

+ Q=C Qbar=$N_0007 PWR=$G_DPWR GND=$G_DGND )

U_DSTM2 DSTM2(PIN1=$N_0002 )

_ _(in=in)

_ _(A=A)

_ _(C=C)

_ _($G_DGND=$G_DGND)

.ENDALIASES

**** RESUMING xxxxx.cir ****

.probe

.END

**** 05/13/104 06:07:35 ******** NT Evaluation PSpice (July 1997) ************

**** Digital Gate MODEL PARAMETERS

******************************************************************************

D_08 D0_GATE

TPLHMN 7.000000E-09 0

TPLHTY 17.500000E-09 0

TPLHMX 27.000000E-09 0

TPHLMN 4.800000E-09 0

TPHLTY 12.000000E-09 0

TPHLMX 19.000000E-09 0

**** 05/13/104 06:07:35 ******** NT Evaluation PSpice (July 1997) ************

**** Digital Edge Triggered FF MODEL PARAMETERS

******************************************************************************

D_76_0 D_76_1

TPCLKQLHMN 0 6.400000E-09

TPCLKQLHTY 0 16.000000E-09

TPCLKQLHMX 0 25.000000E-09

TPCLKQHLMN 0 10.000000E-09

TPCLKQHLTY 0 25.000000E-09

TPCLKQHLMX 0 40.000000E-09

TPPCQLHMN 0 6.400000E-09

TPPCQLHTY 0 16.000000E-09

TPPCQLHMX 0 25.000000E-09

TPPCQHLMN 0 10.000000E-09

TPPCQHLTY 0 25.000000E-09

TPPCQHLMX 0 40.000000E-09

TWCLKLMN 0 0

TWCLKLTY 0 0

TWCLKLMX 0 0

TWCLKHMN 0 0

TWCLKHTY 0 0

TWCLKHMX 0 0

TWPCLMN 0 0

TWPCLTY 0 0

TWPCLMX 0 0

TSUDCLKMN 0 0

TSUDCLKTY 0 0

TSUDCLKMX 0 0

TSUPCCLKHMN 0 0

TSUPCCLKHTY 0 0

TSUPCCLKHMX 0 0

THDCLKMN 0 0

THDCLKTY 0 0

THDCLKMX 0 0

TSUCECLKMN 0 0

TSUCECLKTY 0 0

TSUCECLKMX 0 0

THCECLKMN 0 0

THCECLKTY 0 0

THCECLKMX 0 0

**** 05/13/104 06:07:35 ******** NT Evaluation PSpice (July 1997) ************

**** Digital IO MODEL PARAMETERS

******************************************************************************

IO_STM IO_STD

DRVL 0 104

DRVH 0 96.4

AtoD1 AtoD_STD

AtoD2 AtoD_STD_NX

AtoD3 AtoD_STD

AtoD4 AtoD_STD_NX

DtoA1 DtoA_STM DtoA_STD

DtoA2 DtoA_STM DtoA_STD

DtoA3 DtoA_STM DtoA_STD

DtoA4 DtoA_STM DtoA_STD

TSWHL1 1.373000E-09

TSWHL2 1.346000E-09

TSWHL3 1.511000E-09

TSWHL4 1.487000E-09

TSWLH1 3.382000E-09

TSWLH2 3.424000E-09

TSWLH3 3.517000E-09

TSWLH4 3.564000E-09

TPWRT 100.000000E+03 100.000000E+03

WARNING -- No analog devices -- Small-Signal analysis ignored