Въпрос 1 логически елементи

Обект на цифровата схемотехника са схеми и системи, в които ка-то правило могат да се определят само две възможни състояния. Обикновено тези състояния се представят чрез две различни стойности на напрежение, условно наречени Н и L.

На двете състояния в цифровата схемотехника се присвояват логи-чески нива — 0 и 1 и цялостното им поведение се описва от законите на двоичната логика. Когато на високото ниво е съпоставена логичес-ка 1, а на ниското — логическа 0, логиката се определя като положителна. Когато на ниското ниво е съпоставена логическа 1, а на високото — логическа 0, логиката се определя като отрицателна (фиг. 1.1).

Фиг. 1.1. Логически нива.

В цифровата схемотехника се използуват и двете логики, но положителната е по-често използувана.

На практика всяко от двете логически нива представлява някаква област (зона) от стойности на напрежението. Логическата 1 се предс-

тавя от всяко напрежение, намиращо се между определени минимална и максимална стойности. По същия начин логическата 0 се представя от всяко напрежение, намиращо се между други определени минимална и максимална стойности.

Фиг. 1.2. Области на логическите нива.

Областта между U°_max и U¹_mj_n e неопреде-лена област. Всяко напрежение от тази област може да се възпри-еме като 0 или /, без да е сигурно кое ще се случи..

1.4. Логически вентили

Логическите вентили (Gate) ca основните логически елементи, с които се изграждат схемите в цифровата електроника.

Инверторът, вентил HE (NOT), реализира основната логическа функция инверсия или допълнение. Инверторът сменя постъпващото на входа му логическо ниво в противоположното. Логическите симво-ли на инвертора са показани на фиг. 1.9.

Фиг. 1.9. Логически символи на инвер-тор.

Вентилите И (AND) и ИЛИ (OR) реализират съответно логическо умножение и събиране между няколко входни величини.

Фиг. 1.10. Двувходови логически вентили: а) — И; б) — ИЛИ.

С допълнителен инвертор вентилите И и ИЛИ се превръщат в

най-популярните вентили И-НЕ (NAND) и ИЛИ-НЕ (NOR).

Фиг. 1.11. Двувходови вентили: а) — И-НЕ (НЕ-ИЛИ); б) — ИЛИ-НЕ (НЕ-И).

на практика като самостоятелно изграждани вентили се срещат още само логическите вентили ИЗКЛЮЧВАЩО ИЛИ (XOR) и ИЗК-ЛЮЧВАЩО ИЛИ-НЕ (XNOR).

Фиг. 1.12. Двувходови логически вентили

От таблицата на истинност на вентила XOR могат да се видят не-говите три основни приложения:

— Реализиране на логическата функция СУМА ПО МОДУЛ 2;

— Индициране на равенство. Ако входните величини са еднакви Y = 0, а ако са различни Y = 1;

— Реализиране на управляемо инвертиране. Ако Х2 се разглежда

като управляващ сигнал, при Х2 = 0 следва Y = X1, а ако Х2 = 1 то Y = X1, т.е вентилът инвертира или не сигнала на единия вход, спо-ред състоянието на другия.

Фиг. 1.13. Закъснение при разпространя-ването на цифров сигнал.

Най-важният параметър на логическите вентили е времето на закъснение при разпространява-нето на сигнала през него (Propagation delay time). Специ-фицират се две времена на закъс-нение: t_p^ — време на закъсне-ние на сигнала при спадащ пре-ход в изхода на вентила; t_pcfff — време на закъснение на сигнала при нарастващ преход в изхода на вентила. Тези две времена се измерват спрямо 50%-ните стой-ности на входните и изходните импулси

Честотните свойства на логическите схеми се характе-ризират с усреднен параметър — т.нар. време на превключване:

Друг параметър за логическите вентили е консумираната мощност (Power dissipation) от захранващия източник. Трети параметър представлява коефициентът на разклонение на логическия вентил (Fan-out).

Фиг. 2.1. Електронен ключ с биполярен транзистор.

Най-простият логически еле-мент, реализиращ функцията HE е транзисторният инвертор (фиг. 2.1). Транзисторът е свързан в схема с общ емитер и работи в ключов режим. При високо ниво на входа, транзисторът е наситен и нивото в изхода е ниско (за си-лициеви транзистори < 0,1 V). При ниско ниво на входа, тран-зисторът е запушен и в изхода се установява високо ниво.

Основното закъснение при превключване се определя от вре-мето на разсейване на неоснов-ните токоносители в базата на транзистора при излизането му от насищане.

Разновидност на транзистор-ния ключ е резисторно-транзис-торната логика (RTL), чийто ос-новен елемент е показан на фиг.

Фиг. 2.2 Резисторно-транзисторна логика (RTL)

На фиг. 2.4 са показани две схеми, в които логическите функции се реализират чрез диоди и резистор. В схемата от фиг 2.4.а, изходно-то ниво е високо, ако поне на един от входовете е подадено високо ниво. В схемата от фиг. 2.4.6, изходното ниво е ниско, ако поне на един от входовете е подадено ниско ниво. Тези схеми в положителна логика реализират съответно функциите ИЛИ и И.

Фиг. 2.4. Диодна логика: а) — ИЛИ; б) — И.

Диодно транзисторната логика (DTL) представлява обединение на диодна логика с допълнително включен транзисторен ключ. В предс-тавената на фиг. 2.5 схема, базовият ток на изходния транзистор пре-минава през резистора R1 само в случай, че са запушени и двата вход-ни диода D1 и D2 (само ако входните нива са високи). Тогава транзи-сторът T1 e наситен и изходното напрежение е ниско. Реализираната функция в положителна логика е И-НЕ.

Фиг. 2.5. Диодно-транзисторна логика (DTL).

Основният логически елемент на транзисторно-транзисторната ло-гика, изобразен на фиг. 2.7, произхожда от DTL.Входните диоди са заменени с преходите емитер-база на един многоемитерен транзистор Т1. Първият от шумоустойчивите диоди е заменен с прехода база-колектор на същия многоемитерен тран-зистор.

Фиг. 2.7. Основен логически елемент на TTL.

Вторият шумоустойчив диод е заменен с прехода база-емитер на транзистора Т2 Поставено е дву-тактно изходно стъпало, което осигурява по-голям изходен ток и по-висок запас от шумоустойчи-вост. Основният логически еле-мент при TTL схемите изпълнява функцията И-НЕ за положителна логика.

2.4.2. Статични характеристики на TTL.

Статичната предавателна характеристика дава връзката между вхо-дното и изходното напрежение на логическия елемент.

Фиг. 2.8. Идеализирана преда-вателна характеристика на TTL.

Чрез многократното използуване на основния логически елемент на TTL, реализиращ функцията И-НЕ, могат да се синтезират схеми за останалите логически функции. На фиг. 2.11 е показана принципната схема на TTL елемент, peaлизиращ функцията И. Използувана е основната клетка на TTL с функция И-НЕ, като е въведен допълнителен инвертор между многое-митерния транзистор Т1 и транзистора Т2 Инверторът е изграден с транзисторите Т5 и Т6 и диода D2

Фиг. 2.11. TTL елемент, изпъл-няващ функцията И.

Фиг. 2.12. TTL елемент, изпъл-няващ функцията ИЛИ-НЕ.

За увеличаване на възможностите при реализиране на комбинира-ни логически операции се използуват т.нар. разширяеми логически елементи и разширители. Разширяемите елементи представляват логи-чески елементи, реализиращи някаква функция, но с допълнителни изводи от колектора и емитера на транзистора Т2

Фиг. 2.13. TTL разширител.

Разширителите представляват логически елемент с нормална входна верига, реализираща опре-делена логическа операция и с непълно крайно стъпало.

Освен логическите елементи с противотактно изходно стъпало, се срещат и т.нар. схеми с отворен колектор (ОС).

Основното приложение на елементите с отворен колектор е непосредствено управление на различни елементи и устройства като индикаторни лампи, свето-диоди, релета, линии за връзка и др.

Фиг. 2.14. TTL елемент с изход "отворен колектор" (ОС).

Чрез паралелно свързване на изходите на логическите елементи с отворен колектор, се реализира т.нар. функция "жично И".

Фиг. 2.15. Свързване на изходи с отворен колектор в схема "жично И".

TTL сериите търпят непрекъснато усъвършенстване. Двете основни цели са намаляване на консумацията и увеличаване на бързодействие-то. Пътищата за постигането на целите са технологични и схемотех-нични. Със значителни технологични и схемотехнични новости се от-личават усъвършенстваните серии с подобрени параметри ALS (Advanced Low Power Shottky) и AS (Advanced Shottky) — от фирмата Texas Instruments, и F/FAST (Fairchild Advanced Shottky TTL) — от фирмата Fairshild, които cera ce произвеждат и от редица други произ-водители.

Най-съществените схемотехнични новости в усъвършенстваните TTL серии могат да се формулират в следното:

— използуване на диодна логика във входа, вместо многоемитерен транзистор;

— въвеждане на ускоряващи вериги във входовете на логическите елементи, подобряващи превключването от 1 в 0 във входа;

— наличие на ускоряващи вериги в изходите, подобряващи превк-

лючването от 1 в 0 в изхода.

Съществено схемотехнично изменение в ALS серията — фиг. 2.20, е реализирането на входната диодна логика чрез преходите ба-за — емитер на PNP транзистори, включени като емитерни повтори-тели. Това решение премахва влиянието между входовете на логичес-кия елемент и осигурява голямо входно съпротивление. За последното спомага и използуването на съставен транзистор Т2’ и T2’’ с отделни резистори в колекторната верига. Това намалява необходимия базов ток на Т2’ и позволява резисторът R1 да има по-голяма стойност, кое-то увеличава входното съпротивление и намалява консумацията при сигнал 0 на входа.

AS серията — фиг. 2.21, използува аналогична входна верига с PNP транзистори във всеки вход, но в сложния инвертор T2 са напра-вени някои изменения, за да се постигне максимално бързодействие

при възможно минимална консумация. За целта, преди всичко са на-малени съпротивленията на всички резистори.

По отношение на своето бързодействие и консумация, серията F (фиг. 2.22) заема междинно място между ALS и AS. B структурата на F са използувани схемни решения от сериите LS, ALS и AS, като съп-ротивленията на резисторите имат междинни стойности на тези от ALS и AS.

Входната логика е диодна, както при LS. Първото стъпало на сло-жния инвертор е със съставен транзистор, с отделни резистори в ко-лекторните вериги — както при ALS. Повишеното прагово напреже-ние на отпушване на сложния инвертор е позволило във входната ди-одна логика да бъдат използувани вместо Шотки диоди, диоди с PN преход, имащи малък собствен капацитет, с което се подобрява шумо-устойчивостта на схемата. Останалата част от схемата на F е близка до тази на AS.

Униполярният MOS транзистор има естествено прагово напреже-ние на гейта, което позволява неговото използуване в цифрови схеми. Мощността, която се разсейва в гейта за управлението му е нищожна, което позволява да се получи практически неограничена товароспосо-бност по постоянен ток.

Фиг. 2.23. NMOS инвертор.

Базов елемент в цифровите схеми с MOS транзистори е ин-верторът. На фиг. 2.23 е показан инвертор с MOS транзистор син-дуциран N-канал (NMOS) и ви-сокоомен товарен резистор, кой-то по технологични съображения вместо с омично съпротивление също е изпълнен с MOS транзис-тор.

Във включено състояние, клю-човият MOS транзистор има мал-

ко съпротивление, а в изключено — много високо. Входният ток на

MOS транзистора е нищожно малък, което позволява той да бъде за-действан от елемент с високо изходно съпротивление. Това дава въз-можност товарното съпротивление при MOS логиката да се изгражда значително по-високоомно, отколкото при другите логики

Фиг. 2.24. NMOS логически елементи: а) — ИЛИ-НЕ; б) — И-НЕ.

Схемите на NMOS логически елементи ИЛИ-НЕ и И-НЕ са пока-зани на фиг. 2.24 — съответно а н б. Нови преимущества се получа-ват, когато T3 e изпълнен като генератор на ток. За тази цел се изпол-зува транзистор с вграден канал. Тогава отпада необходимостта от на-личието на спомагателното напрежение Edd

2.5.2. Комплементярня MOS логика — CMOS

MOS логиката с товарен транзистор консумира незначителна мощ-ност, която обаче не може да се пренебрегне при реализиране на схе-ми с висока степен на интеграция. За съществено снижаване на кон-сумираната мощност и за повишаване на бързодействието беше разра-ботена нова модификация логически MOS схеми, известни по наиме-нованието CMOS схеми.

Най-простият CMOS логически елемент е инверторът. Неговата базова схема е показана на фиг. 2.25. Прилагат се MOS транзистори с индуциран канал. Използува се огледалната симетрия между N-канал-ния и Р-каналния транзистор, което позволява единият от тях да слу-жи за товар на другия. Двата транзистори са свързани последователно с дрейновете си един към друг, като сорсът на N-каналния транзистор е включен към маса, а сорсът на Р-каналния — към захранващия из-точник +Еcc. Гейтовете на двата транзистора се свързват заедно и служат за вход на инвертора, а общата точка на техните дрейнове — за изход.

Фиг. 2.25. CMOS инвертор.

Фиг. 2.26. Представяне на CMOS инвертора като управляеми канални съпротивления и ключове.

Фиг. 2.27. Характеристики на CMOS:

a) — предавателна характеристика; б) — консумиран ток при превключване

2.5.3. CMOS интегрялни схеми

.

Фиг. 2.29. Основни CMOS логически елемент: а) — ИЛИ-НЕ; б) — И-НЕ.

входът е разделен от изхода.

2.5.4. Усъвършенствани CMOS серии

Усъвършенстването при CMOS логиката цели подобряване на ха-рактеристиките, повишаване на шумоустойчивостта и преди всичко увеличаване на бързодействието. Най-перспективно направление представляват бързодействащите CMOS серии, наричани HCMOS (Hight speed — висока скорост) или QMOS (Quick — бърз). При тези нови серии се намаляват размерите на HCMOS структурите и рязко се снижават паразитните капацитети, което оказва решаващо влияние върху бързодействието на елементите.

Произвеждат се три основни серии HCMOS:

— НС — съвместими по вход със стандартните CMOS, работещи със захранващо напрежение от 2 до 6 V, изцяло буферирани по вход и изход;

— HCU — същите както НС, но небуферирани;

— НСТ — съвместими по вход с TTL, работещи при захранващо напрежение от 4,5 до 5,5 V, изцяло буферирани по вход и изход.

Фиг. 2.31. Входна верига на CMOS от се-рията НС.

Фиг. 2.32. Входна верига на CMOS от серията НСТ.

Фиг. 2.33. Изходна верига на CMOS от сериите НС и НСТ.

Емитерно-свързаната логика е получила широко розпространиние като елементна база за бързодействуваща електронна апаратура. Това е най-бързата логика, достигаща в настояще време субнаносекундния диапазон. В основата на изграждането й стои диференциалният усил-вател, чиито транзистори могат да превключват ток без да изпадат в насищане.

Фиг. 2.34. Основен ECL еле-мент.

Основният логически елемент на ECL e показан на фиг. 2.34. Той реализира функциите ИЛИ и ИЛИ-НЕ за положителна логика. ECL работи с отрицателно захранващо напрежение, за което е препоръчана стойността -5,2 V. В едното рамо на диференциалния усилвател са включени паралелно транзисторите Т1 и Т2, на базите на които се по-

дават входните сигнали X1 и Х2 В базата на транзистора T3 от другото рамо на диференциалния усилвател, е подадено опорно напрежение Ur, със стойност около -1,3 V, което същевременно осигурява фикси-рано преднапрежение на емитера, равно на Ur - Ug£. B дадения слу-чай, диференциалният усилвател може да се разглежда като превклю-чвател на тока между двете рамена. Фиксираното напрежение на об-щия емитерен резистор осигурява постоянство на сумата от токовете в транзисторите Т1 и Т2 от една страна и T3 — от друга. Второто стъпа-ло на ECL представлява емитерни повторители, изградени с транзисторите Т4 и Т5 поемащи сигнала от изхода на диференциал-ното стъпало.

Фиг. 2.35. Предавателна характеристика на основния ECL елемент.

Когато напреженията на бази-те и на двата транзистора Т1и Т2) станат по-ниски от опорното, те-зи транзистори се запушват и пълният емитерен ток протича през Т3 . Потенциалът в колектора му намалява, което през емитер-ния повторител Т5 се предава към изхода Y Ако в базата на поне един от входните транзистори Т1 или Т2 се установи напрежение по-високо от опорното, токът на диференциалния усилвател се превключва през този транзистор, a T3 ce запушва. Потенциалът в колектора му се повишава, което

се предава на изхода Y, т.е Y= X1 + X2.

Основните характерни особености на ECL са:

— транзисторите не работят в наситен режим (използуват се състо-янията на активен и запушен транзистор), което осигурява високото бързодействие на тази логика;

— фронтовете на изходните сигнали са заоблени, което намалява капацитивното прехвърляне на паразитни смущения и появата на от-разени сигнали;

— структурата на ECL осигурява практически постоянна стойност на консумирания ток от захранващия източник, дори по време на превключването.

— Статичната шумоустойчи-вост на ECL не е висока — около 150 т V.

— no принцинп, ECL e висококонсумираща ("гореща") логика.

Конкуренцията от страна на усъвършенстваните TTL и CMOS ce-рии заставя и ECL да се усъвършенства. И тук усъвършенстването върви по технологичен и по схемотехничен път.