Конспект за изпита по дисциплината "Микропроцесорна техника"



Дата05.06.2017
Размер31.96 Kb.
ТипКонспект
КОНСПЕКТ

за изпита по дисциплината “Микропроцесорна техника” за специалностите КСТ и АИУТ при ТУ-Варна


1. Полупроводникови запомнящи устройства. Класификация и технически характеристики. Статични RAM памети. Схема на запомнящия елемент. Вътрешна организация на RAM. Основни операции и времедиаграми.

2. Динамични RAM памети. Схема на запомнящия елемент. Вътрешна организация на RAM паметта. Основни операции и времедиаграми.

3. Съвременни динамични RAM памети. DDR2. Режими на работа и времедиаграми. Структура на DDR RAM-модулите.

4. Постоянни памети. Понятие за ROM, PROM, EPROM, EEPROM, Flash. Схеми на запомнящия елемент и принцип на работа.

5. Други видове памети. Логическа структура на последователни памети (FIFO, LIFO) и на асоциативна памет.

6. Понятие за алгоритъм. Основни видове алгоритмични структури – свойства и приложения. Средства за представяне на алгоритмите.

7. Понятие за бройна система. Двоична бройна система. Форми за представяне на числата. Определение за допълнителен код. Алгоритъм за представяне на числата в машинните кодове. Събиране и изваждане на числа с ФЗ в ДК. 2/10-ен код. Събиране на 2/10-ни числа в код 8421.

8. Понятие за логически елемент, за логически възел. Понятие за микрооперация и за управляващ сигнал. Видове логически възли. Понятие за устройство, микропроцесор, микропроцесорна фамилия, микрокомпютър, микроконтролер. Разрядна мрежа. Адресност. Система машинни команди. Шина и видове шини. Магистрална организация на връзките. Йерархия на магистралите. Системна шина.

9. Микропроцесор СМ601 (МС6800). Логическа структура. Входове и изходи на интегралната схема. Тактуване и тактов генератор. Времедиаграма на шината. Команден цикъл.

10. Понятие за програмен модел. Програмен модел на микропроцесор СМ601. Предназначение на регистрите. Структура на машинната команда. Методи за адресиране (на операнди и на команди).

11. Аритметично-логически устройства. От комбинационен тип, от натрупващ тип, от стеков тип. Микропрограмно изпълнение на операциите. Резултат и признаци на резултата. Актуалност на признаците.

9. Видове (групи) машинни команди, микропрограми (алгоритми) и регистри, които използват. Понятие за програмен модел. Примерни модели. Основни команди, за управление на прехода, за входно/изходен обмен, команди със специално предназначение.

10. Обща организация на програмното осигуряване. Подпрограмна техника – реализация в отделните процесори. Команди и устройства за реализация. Ограничения и отговорности на програмиста. Примери.

11. Методи за реализация на входно-изходен обмен. Програмен модел на външно устройство. Изолирано и неизолирано адресно пространство. Команди за вход-изход. Специализирани схеми за реализация на обмена.

12. Периферен интерфейсен адаптер СМ602. Логическа структура, програмен модел и адресиране на регистрите му. Алгоритъм за организация на обмена. Програмиране. Пример.

13. Асинхронен обмен. Асинхронен сериен интерфейсен адаптер СМ603. Логическа структура, програмен модел и адресиране на регистрите му. Алгоритъм за организация на обмена. Програмиране. Пример.

14. Микропроцесорна система. Адресно пространство. Структуриране и физическо реализиране на RAM и ROM части на паметта. Адресиране на паметта. Адресиране на адаптерите в адресното пространство. Начално стартиране. Времедиаграма.

15. Система за прекъсване. Входове. Видове заявки за прекъсване. Микропрограмна процедура за осъществяване на прекъсването и времедиаграма. Вектор на прекъсването. Алгоритъм за избор на заявка. Логика на програмата “Полинг”. Маска за прекъсване. Команди за управление на системата за прекъсване.

16. Микропроцесор i8086/88. Устройства (EU, BIU, CU) и логическа структура на микропроцесора. Програмен модел и предназначение на регистрите. Технически параметри. Организация на адресното пространство. Команден цикъл и начално установяване.

17. Входове и изходи на микропроцесора. Минимална и максимална конфигурация. Изграждане на микропроцесорна система. Системна шина. Времедиаграми на машинен цикъл “четене” и “запис”. Организация на физическата памет.

18. Система за прекъсване. Микропрограмна процедура за осъществяване на прекъсването. Вектор на прекъсване. Таблица на векторите за прекъсване. Видове прекъсвания и манипулиране на заявките.

19. Система машинни команди. Методи за адресиране.

20. Изолирано входно-изходно адресно пространство. Разпределение на пространството. Понятие за порт. Структура на командите за вход-изход (INput, OUTput). Методи за входно-изходен обмен. Апаратно управляван обмен. Канал за пряк достъп до паметта. Програмен модел.

21. Контролер за пряк достъп до паметта. Логическа структура и сигнали на контролера. Граф на алгоритъма за функциониране. Времедиаграма за обмен.



09.05.2006 год.


Поделитесь с Вашими друзьями:


База данных защищена авторским правом ©obuch.info 2019
отнасят до администрацията

    Начална страница