Лекция №2, 2012 Системи с Програмируема Логика



Дата25.07.2016
Размер76.01 Kb.
ТипЛекция


Лекция №2, 2012
Системи с Програмируема Логика

Проектиране и реализация на цифрови устройства и системи върху интегрални схеми, конфигурируеми чрез фотомаски. Принципи на Top-down design
В живота е като във влака: твърдите места са повече от меките.

(Изявление на кондуктор от пътническия влак София – Видин, чуто на гара Мездра)


1. Технологии на производство на специализирани интегрални схеми (ASICs), конфигурирани чрез фотомаски.


Да припомним от предната лекция, че Интегралните схеми със специализирано приложение (The Application-specific Integrated Circuits - ASICs) се проектират и произвеждат за конкретни проекти, задавани от потребителите (конструктори на електронна и компютърна техника).

В момента са разпространени две основни ASIC –технологии: конфигуриране чрез фотомаски и електрическо конфигуриране (Фигура 1) :




Фигура 1

Реализацията на електронни устойства върху конфигурируемите чрез фотомаски интегрални схеми (масково конфигурируеми устройства) може да бъде извършена само от производителя на интегралите схеми във фабриката му (но не и от потребителя на схемите).
Естеството на сложната електро-фото-химична технология е такова, че реализацията, извършена по време на производствения процес е “твърда”, тоест структурата на реализираните устройства върху чиповете не може да бъде променяна след това.



Фигура 2 - фотомаска

Производителите използват три вида технологии за проектиране и реализация (още, казват имплементиране) на електронни устройства върху тези схеми (Фигура 3):


а) Технология на Пълно проектиране на Напълно Специализирани интегрални схеми( Full-custom design);

b) Технология на използване на Базови Матрични Кристали(Gate Arrays) ;

c) Технология на използване на Стандартни клетки (Standard Cells) :





Фигура 3

a)За да се произведе интегрална схема с пълно проектиране, се проектират отначало всички елементи, компоненти, блокове и устройства, които трябва да се имплементират върху Si – пластината. Процесите на проектиране и имплементиране целят получаване на оптимални параметри, специфични за проектираното устройство (площ на Si – пластина, отделяна мощност, производителност, отказоустойчивост). Процесите на проектиране и имплементиране са скъпи и изискват почече време; както по-горе бе изтъкнато, продуктът е оптимизиран, скъп и максимално съобразен с приложението му – обикновенно в аеронавтиката, космическте изследвания, военното дело, тайните служби (за агент 007, петролните шейхове и руските олигарси), скъпите съобщения, високопроизводителните научни изчисления. Всъщност за всеки, който е готов да плати много и да чака повече време за резултата.

b) Технология на използване на Базови Матрични Кристали(Gate Arrays). Преди да е започнала работата по конкретния проект, производителят е реализирал върху Si – пластина редове с n- канални и p-канални MOS- транзистори (това е най-сложната и скъпа от технологична гледна точка част от задачата по създаване на интегралната схема). Част от общия топологичен план на интегрална схема с предварително реализираните върху нея редове от n- канални и p- канални MOS – транзистори (за CMOS – технология) е показана на Фигура 4:



Фигура 4
Съобразно задачата за имплементиране на конкретното устройство върху чипа, реализацията се довършва, като транзисторите се свързват с помощта на линии от проводник отново чрез фото-електро – химични процеси, които обаче са по-малко на брой и по-бързо се извършват, в сравнение с процесите, реализиращи транзисторите. Така времето за производство и себестойността на специализирания чип намаляват. На Фигура 5 е показан топологичен план на свързване на транзисторите с проводници в базов матричен кристал за реализация на тривходов “НЕ - И” логически елемент :



Фигура 5
c) Технология на използване на Стандартни клетки (Standard Cells). Дизайнерът реализира върху интегралната схема блоковете на структурната схема на проектираното устройство, като използва библиотека от така наречените Стандартни клетки. Стандартните клетки описват основни, често използвани схеми и блокове на съвременните цифрови устройства – логически елементи, буферни схеми, цифрови възли (мултиплексери, декодери, тригери, броячи), аритметични модули (умножители, суматори, премествачи), блокове памет и др. В библиотеката се съхранява, предварително направена, пълната документация за процесите по имплеметирането на всяка от стандартните клетки (например топологичните планове за всяка от клетките).

Диаграма на процеса на намиране и използване на стандартни клетки от библиотека, за реализация на структурното описание на проектираното устройство (Фигура 6):



ФФигура 6

Топологичен план (layout) на стандартна клетка, представляваща еднобитов двоичен суматор



Фигура 7

Топологичните планове на стандартните клетки като двумерни образи (площи) обикновенно имат един и същи размер в едно от измеренията (височина или ширина), за да се разполагат взаимно по-лесно върху площта на пластината на интегралната схема. Между редовете или стълбовете със стандартни клетки се оставят свободни първоначално ивици, които в последствие се използват от дизайнера за прокарване на проводници (connecting lines), свързващи схемите на стандартните клетки.

Диаграма на процеса на разполагане на стандартните клетки (по редове в случая) в общия план на интегралната схема (Фигура 8):





Фигура 8

По-долу е показана част от общия топологичен план на интегрална схема, проектирана със стандартни клетки (Фигура 9). Тук стандартните клетки са разположени “в колони” :





Фигура 9
Задачата за разполагане и свързване (placing and routing) на стандартните клетки върху пластината на интегралната схема е оптимизационна (Фигура 9). Цели се такова разполагане и свързване, което би дало минимална дължина на свързващите проводници. Това води до по-малки закъснения на сигналите и оттам възможност за по-високо бързодействие. Също така използваната площ на Si – пластина се намалява. Тази задача се решава чрез изчисленията на автоматизираната система за проектиране (развойна среда), която се използва, и от намесата на интуицията и опита на проектанта.

Фигура 10
Съвременните автоматизирани системи за проектиране (развойни среди) използват обикновенно библиотеки от макроклетки (Macrocells), когато решават задачите за проектиране на системи върху чип (Фигура 11). Макроклетките описват обикновенно не компоненти и възли, а цифрови устройства и блокове, съставящи системите върху чип – например процесори (процесорни ядра), памети, контролери за памет, за входно-изходни операции, генератори за тактови сигнали, таймери и др. Техните топологични образи обикновенно трудно се унифицират по размери, тъй като съответните устройства са с много различаващи се структура и функции.


Фигура 11
При проектиране с макроклетки решаването на оптимизационната задача по разполагане и свързване също е много важно . Но да отбележим, че дори тя да се реши оптимално, по принцип както макроклетките, така и стандартните клетки на са оптимизирани за различните конкретни изисквания, които имат проектираните устройства и системи върху ASIC.
Диаграма на Разходите за проектиране и производство (Design Charges), Времето за проектиране и производство (Duration of Design Procеss) и получената площ на интегралната схема (Chip Area) в зависимост от избраната технология за производство (Фигура 12). Да отбележим, че на диаграмата големините на съответните параметри нарастват по посока на стрелките.


Фигура 12
2.Стъпки в процеса на проектиране на цифрови устройства върху конфигурируеми чрез фотомаски интегрални схеми. Принцип за проектиране “отгоре-надолу” (top-down design).
Едно цифрово устройство в процес на проектиране може да бъде описано на различни нива на абстракция или детайлизация. Тук, на Фигура 13 е показана схема с нивата на представяне, погледнати от поведенческа и структурна гледна точка.

Процесът на проектиране на цифровo устройствo върху интегрална схема започва с идеята за устройството, първоначалните изисквания към него и завършва след определен брой стъпки със създаване на описание, а оттам и документация, необходима за реализацията му върху чипа. В този смисъл процесът на проектиране е свързан с трансформиране на получени от всяка негова стъпка описания на устройството и последователното им детайлизиране. Той се придвижва на схемата от Фигура 13 от по-горните (по-абстрактни) нива към по-долните (по-детайлизирани) нива. Затова го наричат процес на проектиране отгоре - надолу“ (top-down design).





Фигура 13



Фигура 14

Основните стъпки в процеса на проектиране на цифрови устройства върху масково конфигурируеми интегрални схеми (ASICs) са описани чрез диаграмата от Фигура 14. На нея RTL е съкращение на Register Transfer Level – ниво на описание на цифровите устройства на междурегистрови прехвърляния; VHDL – описание е на проектираното цифрово устройство, направено чрез езика от високо ниво за описаниe на хардуер VHDL, основите на който ще бъдат описани на следващи лекции.


Диаграмата показва един типичен процес на проектиране по метода "отгоре - надолу". Резултатът от всяка следваща стъпка представя проектираното цифровото устройство на по-детайлно ниво на описание според схемата от Фигура 13.






Каталог: KST all -> Semesters -> semestar%207 -> NEW -> SistemiProgamiremaLogika
SistemiProgamiremaLogika -> Лекция №1, 2012 Интегрални Схеми. Основни елементи и технологии. Чипове за Системи с Програмируема Логика
SistemiProgamiremaLogika -> Проектиране и имплементация върху електрически конфигурируеми (програмируеми) fpga чипове на системи с програмно управление
SistemiProgamiremaLogika -> Езикови преводи От български на английски
SistemiProgamiremaLogika -> Лекция №1, 2012 Интегрални Схеми. Основни елементи и технологии. Чипове за Системи с Програмируема Логика
SistemiProgamiremaLogika -> Проектиране на Управляващо устройство за светофари като краен автомат с помощта на развойна среда (Webpack) и входно hdl – описание


Поделитесь с Вашими друзьями:


База данных защищена авторским правом ©obuch.info 2019
отнасят до администрацията

    Начална страница