Анализ и синтез на логически схеми
Изтегляне 1.14 Mb.
|
Свързани:
an-architectural-reassessment-of-a-villa-rustica-near-serdica, New Microsoft PowerPoint Presentation, кр цсх
| 7. Цифрови компаратори.
Цифровите компаратори са схеми, предназначени за сравняване на двоични числа. В общия случай те имат 2n входа (n е броят на разрядите на сравняваните двоични числа) и 3 изхода - за “по-голямо”, за “по-малко” и за “равно”.В резултат от сравнението само на един от изходите се получава1, а на останалите - 0.Очевидно, дори когато n не е много голямо, логическите функции ще бъдат твърде сложни, например при n=4 изходните функции ще зависят от 8 променливи. Това показва, че е удачно синтезиране на компаратори за сравняване на по-малко разрядни числа и предвиждане на допълнителни входове за последователно (каскадно) свързване, към които се подава резултатът от сравняването на предходните разряди. В общия случай функционалната схема на компаратора е показана на фиг.5.20. П ример: Да се синтезира 8-битов компаратор за сравняване на целите положителни числа: A=a7.27+a6.26+a5.25+a4.24+a3.23+a2.22+a1.21+a0.20 и B=b7.27+b6.26+b5.25+b4.24+b3.23+b2.22+b1.21+b0.20 Изходите Y1, Y2 и Y3 се установяват в логическо състояние: Y1=1, ако A > B; Y2=1, ако A = B; Y3=1, ако A < B Първи вариант на реализация - чрез разделяне на четири 2-битови компаратора. Представят се входните променливи A и B във вида: A=a3.26+a2.24+a1.22+a0.20 B=b3.26+b2.24+b1.22+b0.20, където: ai=A2i+1.21+A2i.20; bi=B2i+1.21+B2i.20 за i = 0,1,2,3. От последните зависимости следва, че ai и bi са променливи с по два бита и могат да приемат стойносто от 0 до 3(10). От това представяне се вижда, че 8-битовият компаратор може да се реализира чрез четири 2-битови компаратора ki (i = 0,1,2,3). За нормалното функциониране и последователно свързване на компараторите, всеки от тях трябва да има: - 4 входа (за сравняване на A2i+1, A2i и B2i+1, B2i); - 1 разрешаващ вход (ci) за връзка с по-старшия компаратор ki+1; - 3 изхода (Y1i, Y21, Y3i) - фиг.5.21. Входът ci се свързва с изхода Y2i+1 на по-старшия компаратор ki+1, а изходът Y2i - с входа ci-1 на по-младшия компаратор ki. Действието на компаратора ki е следното: Ако ci=Y2i+1=1, т.е. старшите компаратори показват равенство, то: - ако ai > bi, то y1i=1 и A > B; - ако ai < bi, то y2i=1 и A < B; - ако ai = bi, то y2i=1 и съотношението между A и B се определя от по-младшите компаратори. Блоковата схема на 8-битовия компаратор, съставен от 4 каскадно свързани 2-битови компаратора и от комбинационна схема, има вида, показан на фиг.5.22. Функционалната декомпозиция свежда задачата до синтез на 4 еднакви двубитови компаратора и синтез на комбинационна логическа схема. Таблицата на истинност на двубитовия компаратор от фиг.5.21. е показана вдясно. Следва минимизация с карти на Карно и представяне на логическите изрази за реализация в базис И-НЕ. От “наслагването” на картите за Y'1 и Y'3 се вижда, че , а следователно . П редставяне в базис И-НЕ: Схемата на двубитовия компаратор е показана на фиг.5.23. При синтеза на комбинационната схема се съобразяваме, че: - за изходите на всеки компаратор ki е валидно Y1i.Y2i.Y3i=0; - aко някой изход (Y1i или Y2i) на компаратор е в състояние 1 (“разрешен” по ci=1), то Y2i=0 и всички изходи на останалите компаратори са в състояние 0, (т.е. само един Y1i или Y2i може да бъде в състояние 1 при “забрана” по ci=0); - ако Y20=1, то всички Y2i=1 (A=B). Следователно: Структурната схема съставете самостоятелно. Този 8-битов компаратор може да бъде реализиран с интегрална схема 7485 - четирибитов компаратор. Схемата е показана на фиг.5.24. Недостатък на последователното свързване е, че всяка допълнителна интегрална схема увеличава времето на превключване на компаратора. Най-оптимално е паралелното свързване на отделните компаратори, при което не се увеличава общото време на превключване. Освен това при паралелното включване могат да се използват и входовете А>В и А<В като информационни, в резултат на което на всяка интегрална схема 7485 може да се подават сигналите за пет разряда от сравняваните кодови набори. Изключение прави само първият компаратор, към който се подават сигналите за най-младшите 4 разряда. Към неговите входове А>В, А=В и А<В се подават съответно сигналите 0, 1 и 0. Изтегляне 1.14 Mb. Сподели с приятели:
|