Компютърни системи
Изтегляне 3.25 Mb.
|
Свързани:
Към-брата-си, Doc1
- Навигация на страницата:
- Вътрешна структура на МП Intel 8088
Компютърни системиИзпитна тема 1. Компютърна система IBM/XT I8088 ДП IBM/XT блокова схема 1 Разширителни слотове ISA (8-битови) 2 - Допълнителни слотове 3 МП I 8088 4 Слот за копроцесор I 8288 5 RAM памет 6 ROM памет 7 Допълнителни модули 8 Socket ROM Функционални компоненти Генаратор за тактови импулси подава основните тактови сигнали за цялата РС система. Управлява дължината на операциите Интегрална схема I8284А. Системен таймер - той е свързан с тактовия генератор ИС I8255А5 Контролер на прекъсванията - служи за управление на прекъсванията ,които са основна част от работата на РС ИС I8259А Шина за данни информацията, която се обменя със системи на контролера се подава по тази шина. Целият обмен на инфо е организиран по една обща шина. Данните се движат по тази шина заедно със сигналите, които определят предназначението. За прибавяне на нов компонент към системата е достатъчно той да се присаедини към шината.Затова е нужен контролера на шината ИС I8288 IBM/XT тя отговаря на изискванията за класически РС: а) стабилност и постоянство могат да се внасят промени и едновременно да се поддържа съвместимоста б) комуникаците - IBM/XT се произвежда с комуникационен адаптер (асинхронен, който е част от стандартното му обурудване. Вътрешна структура на МП Intel 8088 Структурна схема: Функционални възли А) ИУ изпълнително устройство АЛУ аритметично логично у-во 16 битово с регистри за състояние флагове и регистър за операциите. Всички регистри и шини за данни в ИУ са 16 битови за усигуряване на бърз вътрешен обмен. Инструкците се получават от стек който се поддържа от ШИУ (шинно интерфейсно у - во) инструкциите се кодират в УУ (управляващо у - во), което е към ИУ. Когато инструкцията изисква обръшане към паметта или периферно у-во, ИУ прави заявка чрез ШИУ за получаване или съхраняване на данни. Всички адреси в ИУ са 16 битови. В ШИУ се преобразуват в 20 битови и се адресира 1 МВ адресно пространство. Б) ШИУ подобрява управлението и използването на системната шина на МП, като увеличава бързодействието: 1. ШИУ избира от паметта следващата инструкция от програмата. Инструкците се буферират в опашка от инструкци до 6 бита. Инструкците чакат в буфера за декодиране и изпълнение. 2. ШИУ изпълнява функците свързани с извличане и изпълнение на операндите и преобразуване на адресите им, както и управление и едновременно с работи с ИУ. Подреждането на инструкциите в опашка позволява ИУ да не изчаква 1 обръщание чрез системната шина към паметта преди обработката на всяка инструкция. Суматора изчислява адреса. Изтегляне 3.25 Mb. Сподели с приятели:
|