Конспект въпроси по дисциплината "Системи за проектиране в микроелектрониката"
Изтегляне 34.5 Kb.
|
|
Конспект въпроси по дисциплината “Системи за проектиране в микроелектрониката” I. CADENCE Опишете разликата между методите за проектиране със стандартни клетки и базов матричен кристал? Начертайте блоковата схема на етапите на проектиране на интегрални схеми? Каква е организацията на базата данни в CADENCE? Какви видове представяния на клетките съществуват? На кой етап от проектирането се използва всяко едно от тях? Какви видове симулатори има в CADENCE и какви симулации се извършват с тях? Каква е разликата между симулация на идеална и реална (екстрахирана) схема? Как се отразява това в симулационната среда? Какво е необходимо за да се пусне параметричен анализ? Защо при проектиране на интегрални схеми се използват 4-изводни транзистори? Избройте минимум 5 вида DRC грешки. Обяснете DRC грешката антена и начини за нейното преодоляване. Избройте трите начина за задаване интервала на изменение на стойността на даден параметър при параметричен анализ. Опишете накратко предназначението на анализите Corners, Monte Carlo и Optimization. Какво представлява технологичния файл? Какво представляват скриптовете за средата OCEAN? Кой език се използва за симулация на цифрови схеми в CADENCE? За какво служи йерархичния редактор? Какви начини има за изчертаване на топология и в какви случаи се прилагат? Какви видове проверки съществуват в CADENCE? Обяснете DRC изискването за минимална площ на даден слой (minimum density), как се преодолява и кога се използва ключа (допълнителната опция) no_coverage, за да не се проверява това условие? Каква е разликата при последователността на работа, свързана с верификацията чрез модулите Assura и Diva. Какви видове пинове може да има в представянето тип schematic? Каква графична информация съдържа представянето на клетката тип abstract? Какво представлява LVS? Какви представяния на клетката се използват при LVS? Какви са начините за получаване на представяне на клетката тип schematic? Какво е DRC? Къде се съдържа информацията за DRC? Какво е ams? Какво е dkit? Каква е основната разлика между CADENCE и SYNOPSYS? Може ли да се създаде библиотека в CADENCE без да е обвързана с технологичен файл? Обосновете отговора си. Какво означава конструкцията initial #1100 $finish; на езика Verilog? Какво е Virtuoso-XL? Опишете на езика Verilog тактов сигнал с период 50 ns и коефициент на запълване 50%. За какво служи средството калкулатор? Дайте примери. Кое представяне на клетката се използва за смесена аналого-цифрова симулация? Какво представяне на клетката е av_extracted, кога се получава и къде се използва? Какво представяне на клетката е config и къде се използва? II. SYNOPSYS Технологично зависимо ли е дадено VHDL описание? Кои са основните части на VHDL модела? Какъв е смисълът на конструкцуията «лист на чувствителост» при описанието на даден процес? На кое място във VHDL кода се описват входно/изходните портове? Колко декларации architecture и entity може да има в едно VHDL описание? Изтегляне 34.5 Kb. Сподели с приятели:
|