Intel Pentium Курсов проект
Изтегляне 117.64 Kb.
|
- Навигация на страницата:
- IV. Вътрешна структура на процесора
| второ поколение- 75, 90, 100, 120, 133, 150,166, 200MHz. Работят с множител 1.5х до 3х, като дънните платки за тези процесори имат настройки за честота на системната шина 50MHz, 60MHz и 66MHz. Използва се 0,6-микронна (версиите до 100 MHz), а във версиите 120 MHz и нагоре -0,35-микронна BiCMOS технология. Намаленият размер на кристала води до понижен разход на енергия и по-малко топлоотделяне. Освен това по-новите процесори работят с по-ниско напрежение.Второто поколение Pentium процесори са пакетирани в 296-изводен SPGA корпус, който е физически несъвместим с този на първото поколение.Второто поколение Pentium процесори също така имат 3,3 милиона транзистора - 0,2 милиона повече от по-ранните чипове. Тези транзистори се използват за допълнително управление на честотата на процесора чрез SL разширениятаiv, за вградения усъвършенстван програмируем контролер на прекъсванията (APIC - advanced programmable interrupt controller)v, a също и за интерфейса за двупроцесорна конфигурация.
трето поколение –ММХ процесори. Тези процесори имат подобрени мултимедийни възможности, като позволяват да се изпълни една инструкция над множество данни (SIMD–SingleInstructionMultipleData) и освен това са добавени нови 57 инструкции, проектирани специално за работа с видео, звук и графика. IV. Вътрешна структура на процесора Процесорите Pentium са с така наречената X86 архитектура. Тези процесори изглеждат външно като CISC , но са реализирани на базата на RISC-процесор (програмистът може да подаде на процесора сложна(CISC) инструкция, а той вътрешно я реализира чрез повече по-прости (RISC) инструкции). Шинният интерфейс управлява 64-битова шина за данни и 32 битова адресна шина. Архитектурата х86 е 32 битова, процесора работи само с 32 битови операнди и такива са адресите, но 64 битовата шина ускорява преноса на данни от ОП (оперативна памет) към процесора. Кешовете за данни и инструкции са по 8KB всеки и те правят по-бърза работата на процесора. TLB(transfer location block) – това е блок към всеки кеш, който преобразува адресите. Той приема ефективен адрес, преобразува го в линеен и след това във физически. Обърнете внимание, че и дватата буфера имат такъв блок, който променя подадените им адреси, към такива, с които може да се адресира в самия кеш (а не в RAM). BTB (branch trace block (buffers)) – като постъпи в процесора branch инструкция в този блок се записва дали е изпълнен прехода. В специален буфер се записват преходите с техните адреси и дали са изпълнени ( taken / not taken Буфера за извличане и дешифрация. Буферът трябва предварително да разпознае дали една инструкция за преход е branch или jump. Декодиране на инструкция: Инструкциите се гледат по 2ки. Има 10 правила, по които УУ решава дали може да ги пусне по двата паралелни конвейера U и V. V е за проста аритметика. В U постъпват всички операции, включително тези работещи с floating point данни (това е основния конвейр). При floating point самото изчисление (execution) ще бъде прехвърлено на FPU. По отношение на изпълнението инструкциите вървят по паралелните конвейери и правят паралелно 1, 2, 3 и 5 стъпка на конвейерната обработка. Микрокод ROM – това са микропрограми за управление (тъй като това е CISC архитектура). Изтегляне 117.64 Kb. Сподели с приятели:
|