Конспект по дисциплината компютърни системи за специалност "компютърно и софтуерно инженерство"
Изтегляне 1.48 Mb.
|
Свързани:
conspectus CS, KRSSzadanie2023KSI160, UPlan 5-3 FKST BCSE, sadsa, BIOREZONANS, TES TERAPI, MUSIC TERAPI, BIOREZONANS1, BIOREZONANS12, Proezdfdsfsffsfsfsdf, Operators, Zashto ne sika da se svalq nishto, Zashto ne sika da se svalq nishto, Zashto ne sika da se svalq nishto be
|
КОНСПЕКТ ПО ДИСЦИПЛИНАТА КОМПЮТЪРНИ СИСТЕМИ за специалност "КОМПЮТЪРНО И СОФТУЕРНО ИНЖЕНЕРСТВО”, Факултет по компютърни системи и технологии (ФКСТ), Технически Университет - София образователно-квалификационна степен БАКАЛАВЪР, катедра “Компютърни системи”, код ССЕ05, кредити 5 Развитие на елементната база на микропроцесорната техника. Степен на интеграция. Поколения ИС (SSI, MSI, LSI, VLSI). Поколения интегрални схеми според броя на изграждащите компоненти: 1-во поколение: SSI (Small-Scale Integration) – с ниска степен на интеграция (< 100 компонента/чип): главно ЛЕ (AND, OR, NAND, NOR, XOR и т.н.); 2-ро поколение: MSI (Medium-Scale Integration) – със средна степен на интеграция (от 100 до 3000 компонента/чип): броячи, дешифратори, суматори, мултиплексори, регистри, буферни схеми и др. 3-то поколение: LSI (Large-Scale Integration): с висока степен на интеграция (от 3000 дo 100,000 компонента/чип ): специализирани схеми, малки микроконтролери, АЦП, ЦАП, памети с неголям обем; 4-то поколение: VLSI (Very Large-Scale Integration): със свръхвисока степен на интеграция (от 100,000 до 1,000,000 компонента/чип): микроконтролери, полупроводникови памети (главно SRAM, PROM), някои DSP структури; 5- то поколение: ULSI / SVLSI (Ultra Large-Scale Integration): с повече от 1 милион електронни компонента на чип – съвременни DRAM памети, микропроцесори с общо предназначение, многоядрени процесори (multi-core processors), схеми за обработка на изображения и др. Закон на Мур: (Gordon Moore) → на всеки 18 месеца броят компоненти върху един чип се удвоява (1965 г.). Историческо развитие на микропроцесорите. Класификация на микропроцесорите. Основни параметри. Едночипови микрокомпютри (микроконтролери) - класическа структура. Първа структура на микропроцесор – INTEL 4004 (ноември 1971 г.). Първоначално проектът съдържа 12 отделни custom ИС. Тед Хоф предлага общо single-chip решение. Ползва 4-битови данни / 8-битови инструкции, общо 46 инструкции, отделна памет за данни и програмна памет (4K). Включва общо 2300 PMOS транзистора в 16-pin корпус. 60K операции за секунда (0.06 MIPS), 108-740KHz, 1W консумация; ❑ 4040 (1972) - добавя още 16 инструкции, работи на 1 MHz, разполага с 8K програмна памет; ❑ 8008 (1972) - приблизително два пъти по-ефективен от 4004 - 0.1 MIPS; ❑ 8080 (1974) / 8085 (1977) – 8-bit, 2MHz, 40 pin DIP корпус, 0.5 MIPS, добавени инструкции за прекъсване. 8080 става основна част от първия персонален компютър Altair; При 8085 – захранване само +5V. ❑ 6800 (1974) – Motorola, 8-bit, 78 инструкции, 40 pin DIP; ❑ Z80 ZilOG (1975) –По-добра система за прекъсвания, нови инструкции и методи за адресация. 2MHz работна честота (в последствие – на 4MHz и 6MHz) ❑ 6502 (1975) – разработка на Чък Педъл и включен в първите Commodore, Apple, Ataris, Nintendo, Acon Electron; ❑ 8048 (1976) – 8-битов, CHMOS технология, по-ниска консумация. Само за текущата година са продадени над 250000 бр. 1 byte инструкции, програмна ROM, on-chip RAM, ниска цена, достъпни развойни средства; ❑ Intel 8086/8088, Motorola 68000, ZiLOG Z8000 (1978,1979) – 16 битови структури. Intel ползва същата структура от регистри, но с увеличена разрядност; ❑ 8088 (1979) – по-ниска цена. Използван от IBM за първия масов РС (1981). Използва 8088 (16/8 битов), но с по-лоши параметри; ❑ Apple Macintosh перосонален компютър използва 68000 (16-битов) в модела си от 1984 г. Z8000 не успява да се утвърди на пазара въпреки добрата архитектура и качества на своя процесор; ❑ 8051(1980) – Intel предлага 8-bit микроконтролер с on-board EPROM памет. Първоначално – NMOS технология, в последствие – CMOS (80C51). Продава над 91 млн. броя само през 1981 г. ❑ Intel 80286, Motorola 68010. 80286 се използва в модела IBM АТ; ❑ Motorola 68020 (1984) – 32 bit микропроцесор. Общо 200,000 транзистора, CMOS технология; ❑ Intel 80386 (1985) – 275 000 транзистора. Използва се от Compaq в модела им от 1986 г. ❑ Intel 80486 (1986) – първият микропроцесор с вграден математически ко-процесор; ❑Pentium серия на Intel (1993) – лансира нова архитектура с повишени възможности за обработка на звук и изображения (мултимедия); ❑ Pentium Pro (1995) – включва около 5.5 млн. транзистора; ❑ Pentium II (1997) – прилага MMX технология за работа с мултимедийни приложения; ❑ Pentium III (1999) – 9.5 млн. транзистора. По-високи възможности за работа с мултимедия и 3D приложения. Използва от 0.25µm до 0.13µm технология. ❑ Pentium IV (ноември 2000 до 08.08.2008 г.) – такт. честота до 4GH., Включва в себе си т.нар. Hyper - Threading технология; Основни параметри на микропроцесорите: ❑ Дължина на думата – определя се от броя линии в магистралата за данни, вътрешните регистри и I/O портове. ❑ Разрядност RA – брой линии на адресната магистрала; ❑ Максимална тактова честота – FC [MHz]; ❑ Производителност (MIPS) – MIPS – Mega-Instructions Per Second; ❑ CPI - cycles per instruction. CPI ≥ 1, само при суперскаларни процесори CPI < 1. Брой (специфика) на инструкциите: Complex Instruction Set Computer (CISC) – по-голям брой инструкции. Ангажира процесора в по-голяма степен. За първи път се прилага от Digital Equipment Corp. (DEC) във фамилията PDP11. Reduced Instruction Set Computer (RISC) – с ограничен брой инструкции. Софтуера е ангажиран с по-голяма част от работата, по-малка заетост на процесора. Архитектурата тип RISC се ползва от Apple Corp., Macintosh, IBM's RISC System/6000 работни станции, Sun Microsystems's SPARC. Very Long Instruction Word (VLIW) - представлява продължение на RISC концепцията. Компилаторът разделя инструкциите на базови операции, изпълними от процесора. Прилага принципа Instruction Level Parallelism (ILP). Цел: намаляване заетостта на процесора; Superscalar Processors (суперскаларни процесори) – при тях се изпълнява повече от 1 инструкция на цикъл (CPI<1) ). Прилага се концепция за кеширане и паралелна обработка. Друга класификация според спецификата на набора инструкции: ➢ General Purpose Processor (GPP, универсални); ➢ Special Purpose Processor (SPP, със спец.предназначение); ➢ Application-Specific Instruction-set Processor (ASIP) (идва от ASIC схемите), напр. PLC контролерите; ➢ Digital Signal Processor (DSP) – за бърза обработка в реално време. Едночипови микрокомпютри – ЕМК (микроконтролери): Класическа структура (Чарлз Бабидж): включва следните компоненти: ▪ Централен процесор (аритметично-логическо устройство, АЛУ, Arithmetic Logic Unit) с възможност за работа със специфична система от инструкции. Инструкциите се изпълняват за определено време в зависимост от тактовата честота и спецификата им; ▪ Оперативна памет (енергозависима) RAM (Random Access Memory); ▪ Управляващо устройство (УУ, Control Unit); ▪ Входно устройство (ВУ, Input Unit); ▪ Изходно устройство (ИУ, Output Unit). Структура на микропроцесорно устройство - описание на изграждащите блокове. Архитектури на микропроцесора:фон Нойман, Харвард. Представяне на данните в микропроцесорните системи. Едночипови микрокомпютри – ЕМК (микроконтролери): Класическа структура (Чарлз Бабидж): включва следните компоненти: ▪ Централен процесор (аритметично-логическо устройство, АЛУ, Arithmetic Logic Unit) с възможност за работа със специфична система от инструкции. Инструкциите се изпълняват за определено време в зависимост от тактовата честота и спецификата им; ▪ Оперативна памет (енергозависима) RAM (Random Access Memory); ▪ Управляващо устройство (УУ, Control Unit); ▪ Входно устройство (ВУ, Input Unit); ▪ Изходно устройство (ИУ, Output Unit). Архитектура на Фон Нойман (1945 г.): общо съхранение на данни и програма (Принстънска архитектура). - Memory interface unit (УУ) – управлява достъпа до паметта за програми и данни, прехвърля за изпълнение към АЛУ и регистри; - Бавен обмен през УУ – нова команда се зарежда едва след пълното изпълнение на предходната. В по-новите фон Нойманови процесори – т.нар. Instruction pre-fetching – прочитане на новата команда преди изпълнението на предходната Харвард aрхитектура: - въвежда ниво на паралелизъм (изпълнява повече от 1 команда едновременно) - по-малък брой цикли за изпълнение на командите. Описание на изграждащите блокове: Шинна организация: ▪ АШ (AB/AL, WL address bus, word line) – адресна шина; ▪ ШД (DB/DL, BL data bus, data line, bit line) – шина за данни; ▪ Буфериране на шините (bus buffers); ▪ Блок за управление: - Управляващо устройство (Control Unit, CU); - ROM за макрокода; стекова памет (STACK); - Указател на стека (SP, Stack Pointer); - Контролер на прекъсванията (IC, Interrupt Controller). ▪ Блок за обработка на командите: Програмен брояч / брояч на командите (PC, Program Counter); регистър на командния код / код на инстр.(IR, Instruction Register); дешифратор на кода на инструкцията (ID). ▪ Блок за обработка на данните: - АЛУ (ALU, arithmetic logic unit); - Акумулатор/и (ACC, accumulator); - Регистри с общо предназначение (RB, Registers Block); - Контролен / флагов регистър (CCR, Code Condition Register). Полупроводникови памети: определение, историческо развитие (основни етапи, цели). Класификация наполупроводниковите памети. Параметри на паметта. Определение: Устройство за съхранение на двоична информация, реализирано като регулярна структура (най-често полупроводникова) с възможности за еднократно или многократно четене и запис. Общи сведения, историческо развитие: Не ПП решения: ▪ до 50-те години на 20 век – вакуумни тръби, drum памети и др. В комерсиалните изделия основно приложение 60-70 години → феритни памети. Използва керамични пръстени. Мултичипни и монолитни PMOS решения: ▪ полупроводникови Si памети; статични RAM памети (John Schmidt, Fairchild, 1964 г. проектира 64-bit MOS p-канална статична RAM (SRAM); ➢ Fairchild предлага през 1968 т.нар.SAM (Semiconductor Active Memory) хибриден мулти-чип модул от 16 чипа с общ капацитет от 1024-bits. ➢ монолитни решения – изместват мулти-чип модулите. Монолитни PMOS: ▪ 1968 Lee Boysel (Fairchild) предлага структура на 256-bit динамична RAM (DRAM) в PMOS технология с цел намаляване размерите на чипа. Развитие – 1024-bit и 2048-bit DRAM - 1969 г.; ➢ аналогични решения на DRAM - Advanced Memory Systems (AMS6001) използвайки 4 и 6 транзисторни клетки (4-Т, 6-Т ЗК); ➢ Bill Regitz (Honeywell) предлага 3-транзисторна клетка, произведена от Intel чрез р-канална MOS технология; ➢ подобрено решение - 1103. Предлага значително по-висока скорост и намаление на цена/1бит. Oт 1970 г. 1103 бързо заменя феритните памети в компютрите; Монолитни NMOS: ▪ Walter Krolikowski (Cogar) предлага n-канална DRAM през 1970 г. ➢ с цел намаляване на консумираната мощност Robert Proebsting (Mostek) използва йонно-имплантирани товарни резистори в схемата MK4096 (16-pin корпус, 1973 г.) ➢ през 1976 г. Mostek за първи път прилага 1-Т DRAM ЗК за реализация на MK4116 (16К). ▪ на база други физически принципи и материали: - FeROM (използва фероелектричен слой вместо диелектрик) Алтернатива на Flash паметите – до 1016 цикъла изтриване/запис, високо бързодействие, но ниска плътност и висока цена; - SONOS – вид NVROM, много близка до Flash паметите. Осигурява по-ниско напрежение на програмиране и по-голям брой цикли програмиране/изтриване, чувствително по-висока надеждност; - MRAM – доближава се по параметри до Flash и DRAM и е прелюдия към т.нар. “Универсални памети”; - CBRAM – Цел – повишаване плътността и по-ниска консумация, надеждност спрямо Flash паметите. ❑ Други ПП решения с повишена плътност: - Z-RAM (Zero capacitor RAM) –Вид DRAM. Показатели близки до 6-T SRAM ЗК, но използва само 1 транзистор: значително по-висока плътност при подобрено бързодействие (Cache памети). Плътност по-висока от DRAM. Технически приложни решения (AMD и др.); - TTRAM (Twin-Transistor RAM) - близка до 1-Т DRAM, но използва не отделен капацитет, а т.нар. Floating body effect при схемите от типа SOI. Капацитетът е между транзистора от ЗK и подложката (изолатор). Предлага по-висока плътност от стандартната DRAM. За момента има висока цена – изготвя се само на “leading edge” SOI производствени линии. КОМПЮТЪРНИ ПАМЕТИ – ОБОБЩЕНИЕ ❑ Вакуумни (Williams-Kilburn) тръби до 50-те год.:– ниска надеждност; ❑ Drum памети(50-те, 60-те години): изделие /метален цилиндър с феромагнитно покритие или памет от капацитивен тип. Надеждни за времето, бавни, висока консумация, ниска плътност; ❑ Феритни памети(60-70-те години) – масово в комерсиални изделия. Висока цена (сложен монтаж), ниска плътност; ❑ Полупроводникови памети на база Si: - мултичипни решения (Fairchild, 1968 г.): PMOS SRAM решения. По-висока плътност, ниска цена, повишено бързодействие, надеждност; - монолитни решения на база PMOS технология (края на 60-те и нататък). На база PMOS DRAM 4/6 трaнз.клетки, 3-T DRAM; - началото на 70-те год. DRAM на база NMOS транзистори. 3-Т DRAM. Висока скорост. - 1-DRAM памети (Р.Денард, 1976, IBM) – доминиращо решение на ЗК в ПП памети до сега; - down-scaling на размерите на транзисторите. Устойчиви технологии до около L=8nm Практически приложни технологии 12-10nm. Физически ограничения при контролирано формиране на канала под 10nm (повърхностни състояния). ❑ полупроводникови памети с други ПП материали: GaAs технологии, SONOS клетки (друга подложка), на база хетросъединения. Цел – използване повишената подвижност на токоносителите; ❑ на база други материали (магн.слоеве, FEROM, MRAM, CBRAM,) и принципи (singleelectron transistor, Infineon), други клетки (TTRAM, ZRAM) – по-висока плътност. Цел – повишено бързодействие за Flash памети. NVRAM с близки до DRAM праметри. Проблем – технологичност, цена. Основни параметри на КП ▪ Обем на паметта (брой ЗК); ▪ Дължина на думата L (L=4,8,9,16,18,32,64 бита); ▪ Организация – обем х брой разряди (битове) – напр. 64K х 8 ▪ Бързодействие (два начина за измерване/оценка): - време за достъп (access time ac ) – времето от подаването на адреса на ЗК до появата на валидни данни в изхода на схемата; - cycle цикъл запис/четене – общото време за запис/четене ▪ Консумирана мощност – дава се при достъп до една ЗК и средна стойност за цялата памет. Зависи от конкретния вид памет и режим на работа. Памети с непосредствен (произволен) достъп (RAM). Блокова схема. Реализация на достъпа до ЗК. Управляващи сигнали. Видове RAM. Схемотехника на 1Т-DRAM, 6-T SRAM. Параметри. Режими на работа. RAM (random access memories) – енергозависими; за четене и запис. SRAM – биполярни; DRAM – MOS, CMOS, BiCMOS; ROM (read-only memory) – енергозависими; само за четене. Режими на работа при RAM паметите – неизбрана, четене, запис, standby. DRAM (dynamic random access memories, динамични RAM): ➢ максимално висока плътност на разполагане на елементите; ➢ най-ниска цена на 1 bit информация; ➢ относително невисоко бързодействие SRAM (static random access memories, статични RAM): ➢ с около 8-10 пъти по-ниска плътност спрямо тази на DRAM; ➢ ниска статична консумация; ➢ високо бързодействие (малко време на достъп до ЗК); - Запомняща среда – на база тригери (SRAM) или други специфични транзисторни структури (DRAM); - Адресни шини: А0 ...АF-1 – адресират общо 2F ЗК с дължина на думата L. F=M+N (общ брой адресни шини: M за адресиране по редове и N за адресиране по колони). Ако имаме 1024 (210) ЗК, то за адресирането им са необходими F=10 АШ; - при нарастване обема на паметта (броят АШ е ограничен) : - последователно подаване на 2 или повече такта, мултиплексирано – напр. при F=20 първи такт А0 ...А9 (1-ви такт), А10...А19 (2-ри такт); - RAM със сериен адрес (с допълнителен регистър само през 1 АШ). - Всяка памет – при четене от нея → кодов преобразувател; - CS (chip select) – избор на схема (избрана при ниско ниво CS=0); - R/W (read/write) – четене запис (при R/W=0 – запис) или – WE (write enable); - ОЕ (output enable) – разрешен/забранен изход Памети с последователен достъп. Видове. Асоциативни памети. Приложение. Памети с последователен (сериен) достъп Паметите биват още: адресни и безадресни. Безадресни – достъпът до ЗК в тях се осъществява чрез конкретен механизъм (FIFO, LIFO) или по признак за достъп без конкретен адрес (асоциативни). ▪ FIFO (First-In First-Out) – първи “влязъл” първи излязъл. При тях първо се чете първият бит записана информация. Асоциация → ”Тръба” или “Цилиндър”. Приложение на FIFO паметите: ▪ При монитори – за четене на информация в процеса на визуализация; ▪ За трансфер на “подредена” информация между взаимно несинхронизирани по между си шини /устройства/. ▪ LIFO (Last-In First-Out) – последен влязъл първи излязъл. При тези памети първи се чете последния записан бит информация. Асоциация → “Кофа или Фуния”. Приложение: при Stack паметите (бърз достъп до данни). При обработка на прекъсвания в ЕМК. Асоциативни памети (Content-Addressable Memories, CAM) CAM (още “асоциативен масив”) – използва се в някои продукти, в които се извършва търсене с висока скорост. Структура – специфичен ЗЕ с допълнителни схеми И,ИЛИ и др. За определяне на конкретния признак. Съществуват т.нар. Асоциативни процесори. Ефективен адрес → ЕА = Адрес + признак Когато думата, съвпадаща с признака се открие, CAM връща адрес(и). Може дa сe връща и стойността или част от самата дума. Хардуерен еквивалент на софтуерния термин “асоциативен масив”. Cache паметта – асоциативна памет. Използва се on-chip от CPU (ЦП). ▪ Висока скорост (по-висока от тази на обикновена RAM); ▪ Относително висока цена - за всеки бит има допълнителна асоциативна логическа схема за сравнение. Логически нива. TTL елемент. Изходни стъпала с ОК (ОД). Реализация на свързване тип „жично ИЛИ”. Приложение. Високоимпедансно състояние. Типове изводи. ТТL нива. TTL съвместимост. Фамилии ИС с общо предназначение. Памети с непосредствен достъп (видове). Статични RAM. Структура на SRAM. Разположение на ЗК в матрицата на паметта. Видове памети с непосредствен достъп ▪ RAM (Random Access Memory) → енергозависими, за четене и за запис (за ОЗУ). - SRAM (static RAM); - биполярни (рядко); - MOS; - DRAM (dynamic RAM); - CMOS; - BiCMOS. ▪ ROM (Read-Only Memory) → енергонезависими, само за четене. ▪ PROM/EPROM/EEPROM/FLASH → за четене и запис, но със специфичен механизъм на записа (не като при ОЗУ). Режими на работа при RAM паметите: - неизбрана; - четене; - запис; - standby (очакване/готовност). Практически структури на SRAM – Static RAM: състав, сигнали, режими, ВД • Запомняща среда (memory array) – 1 или повече; ! Основен елемент – тригер с 2 изх.състояния (bistable device); • ДШ (AД) – по редове и колони WL (word line), BL (bit line); • CLK – тактови структури; • Допълнителни схеми за четене и запис; - структури за запис (запомня входната дума); - разрешаващи изходите схеми (3-state изходни буфери); • Вътрешни броячни схеми и регистри (при т.нар. burst режими - адрес, pipeline - данни), други контролни функции. Управляващи сигнали, свързани с работата на SRAM ADDR (AN) – броят зависи от обема на паметта, като се избират едновременно I/O шини (в завис. от организацията на паметта, дължина на думата), напр. за 128K x 16bit → 17 адр.шини и 16 шини за данни; Data inputs/outputs (DQ, I/O) – с фиксирана дължина L. Могат да бъдат отделни пинове на чипа или по общи. Когато няма операция R/W – H.I.; OE – разрешава DQ (I/O шини) с ниско ниво; C(K) – тактови сигнали (dual clock SRAM); CS – осигурява достъп до блок памет; R/W (WE, Write Enable) – разрешение за запис в паметта с ниско ниво; Byte Write Enable (WEx) – при IBM памети (9 pin DQ) – за маскиране на конкретен байт данни. Съвременни SRAM памети според технологичната им структура: ❑ изцяло CMOS – ниска консумация, отн.голяма заемана площ; ❑ “mixed-MOS” (комбинация от CMOS+NMOS): висока плътност и невисока консумация (съвременни масови решения). ❖ за високо бързодействие и ниска консумация: смесени CMOS и “mixed-NMOS” или BiCMOS; ❖ биполярни – при необходимост от много високо бързодействие (висока консумация и голяма заемана площ) - ограничено; ❖ на базата на GaAs (високо бързодействие, много висока цена). Статични RAM. Запомнящи клетки. Режими на работа. Времедиаграми при четене и запис в паметта. Практически режими при четене (Flow Thru, Pipeline, Register to Latch, Burst Flow Thru). Запис в режим Flow Thru.
Режими на работа при RAM паметите:
Практически режими при четене: Flow Thru – упр.сигнали и адреса са установени преди CLK. Данните в изхода са валидни в рамките на същия CLK период; Pipeline (Register to Register) – данните се записват в изходни регистри и са достъпни в изходите на схемата в следващия CLK цикъл; Register-to-Latch Mode – адреси и упр.сигнали се запомнят при прехода 0 към 1, данните – в серия D тригери и се прехвърлят в изхода при преход от 1 в 0 в същия цикъл; Register-to-Latch Mode – адреси и упр.сигнали се запомнят при прехода 0 към 1, данните – в серия D тригери и се прехвърлят в изхода при преход от 1 в 0 в същия цикъл; Постоянни и програмируеми памети. Видове: само за четене, за четене и запис. Общи характеристики. Съвместимост при включване. Постоянни памети: ROM (MROM): предназначение, програмиране, запомняща клетка. Програмируеми памети тип PROM: програмиране, предимства, недостатъци, приложение. Блуждаещ ток. SPROM. Постоянни памети Общи характеристики: ▪ енергонезависими; ▪ само за четене - Read-Only Memories (ROM, mask-ROM / MROM); ▪ за четене и запис - PROM, EPROM (uVPROM), EEPROM, Flash. ▪ с непосредствен (произволен) достъп: същата организация като RAM (pin-to-pin compatible); еднакво време за достъп до всеки ЗК; ▪ програмирането – по специален начин: в процеса на производството: MROM (read-only); от потребителя: Постоянни памети Read-Only Memories (ROM) Приложение: ❑ за съхранение на старт-програми в PC (BIOS, монитори); ❑ за реализация на големи таблици от данни: ТИ - т.нар. Look-Up Tables (LUTs); ❑ за реализация на логически функции (OR, NOR, AND, NAND): ПЛМ (Програмируеми Логически Матрици). Постоянни памети Read-Only Memories (ROM) Приложение: ❑ за съхранение на старт-програми в PC (BIOS, монитори); ❑ за реализация на големи таблици от данни: ТИ - т.нар. Look-Up Tables (LUTs); ❑ за реализация на логически функции (OR, NOR, AND, NAND): ПЛМ (Програмируеми Логически Матрици). ▪ Програмиране - еднократно в процеса на производство на схемата в завода (т.нар. semi-custom ИС). Клиентът задава на производителя специфичния pattern (шаблон) на изходите (ТИ на ЛФ). В последствие съдържанието не може да се променя. ▪ Начини за програмиране: - чрез отделна маска при метализацията (ниска цена, относително голяма площ); - с “channel-implant” – всеки транзистор се определя дали ще бъде с индуциран или с вграден канал; - чрез задаване дебелината на окисния слой под гейта. → преимущество – възможно най-ниска цена; → основен недостатък – при грешка в маската за програмиране се отстранява цялата произведена серия. ▪ Реализация – с MOS технология или биполярна (много рядко). PROM – програмируеми ROM (Programmable ROM) Основни характеристики: • Еднократно програмируеми от потребителя (клиента) в лабораторни условия; • Структура – матрична решетка (масив) от “бушони ” (array of fuses) – NiCr, poly-Si, W (волфрам - Tungsten) връзка с възможност за прегаряне – т.нар. Burning ROM; Процес на програмиране: • чрез устройство – Програматор. • пропуска се ток с определена големина, при което се прегаря “жичката” между АШ и ШД (липса на връзка) или се оставя (наличие на връзка). Биполярни (TTL). Запис – бавен (5 мин.). Високо бързодействие. - програмиране – с ток (за разлика от EPROM); - еднократно програмиране; - защитени от радиоактивно или висикоенергийно въздействие (биполярни структури); - високо бързодействие (до 1ns); - значителна заемана площ; - голяма консумация. - по-ниска консумация – SPROM (standby PROM). Приложение на PROM: ▪ при реализация на сложни логически функции – пример: Кодови Преобразуватели (КП): BCD → ASCII, BCD → 7-сегментен код и др.; ▪ за реализация на времеви последователности; ▪ съхранение на програми, в апаратура в големи серии. Електрически програмируеми памети ЕPROM (UVEPROM). Изграждащ елемент. Предимства, недостатъци. Режими на работа: нормален (времедиаграми при четене и запис), изтриване, програмиране. OTP-EPROM. ЕPROM – Електрически програмируем ROM ❑ вид енергонезависима памет (Non-Volatile Memory); ❑ представлява масив от MOS транзистори с плаващ гейт (floating gate transistors) – т.нар. UVEPROM; ❑ програмиране с напрежение, по-високо от захранващото; ❑ изтриване – с ултравиолетова /UV/ светлина (w253 nm) Програмиране – чрез механизъм “гореща” инжекция G2(CG) на електрони Предимства, недостатъци. ❑ по-висока плътност на ЗК от PROM - само 1 транзистор, без доп.връзка (fuse); ❑ високo бързодействие при четене; ❑ напълно съвместими със SRAM ❑ недостатък – радиоактивно неустойчиви; ❑ относително висока цена: керамичен корпус, кварцов прозорец; ❑ невъзможност за селективно изтриване. Режими на работа: ❑ нормални: неизбрана; четене; standby. ❖ изтриване (UV светлина); ❖ програмиране (запис). • запис (програмиране) – относително бавен (от 50ms до под 1ms), Адресира се цял байт; • изтриване – цялата памет с UV светлина: поради това се наричат още UVPROM. OTP-EPROM (One-Time Programmable ROM) за еднократно програмиране – в апаратура, произвеждана в малки серии. OTP-EPROM – при нужда се изтриват с радиоактивни -лъчи). Електрически изтриваеми програмируеми памети - EEPROM. Особености. Предимства, недостатъци, приложение. Режими на работа. FLASH памети: особености на ЗК. Механизъм на изтриване, програмиране. Реализация на структурно ниво. Архитектури (NOR-, NAND-базирани). ЕЕPROM / Е2PROM Поява – поради необходимост от многократен запис при разположение на паметта в рамките на ЕМК (on board); Невъзможност на EPROM за запис на порции от паметта, невъзможност за on-board програмиране. ❑ Вътрешно генериран импулс при програмиране – само 1 захранващо напрежение ❑ Изтриване/запис - байт по байт: върху стария байт се записва нов байт информация! Разлика между EPROM и EEPROM: ▪ Наличие на допълнителни структури в ЕЕРRОМ за пренос на електрони от и към плаващия гейт (FG) при прилагане на високо напрежение и допълнителен селектиращ транзистор; ▪ EEPROM - двупосочен процес на тунелиране при запис и изтриване. Използва механизма FowlerNordheim (F-N) за пренос на електрони. ▪ Клетки: FLOTOX, FETMOS (същата конструкция, както EPROM, но с допълнителен транзистор) и др. Приложение: - за запис на технологични програми, параметри; - НЕ за програми в ЕМК. Режими на работа: Изтриване, програмиране (запис), четене, standby, неизбрана FLASH памети: Особености: ▪ блоково програмиране/изтриване и индивидуален запис до конкретна ЗК; ▪ изтриване – само чрез F-N тунелиране; ▪ програмиране – чрез F-N тунелиране или CHE механизъм. Разлики в ЗЕ: ❑ липса на селектиращ транзистор във Flash клетката; ❑ по-тънък слой на SiO2 под FG (100Å – позволява F-N процес на тунелиране при изтриване); ❑ по-дълбока област на сорса (двуетапна дифузия → за ускоряване процеса на изтриване (тунелиране на електрони от плаващия гейт, FG). ➢Опасност при Flash ROM – евентуална промяна в дадена зона (т.нар.portion disturbance) докато се записва в друга. Липсва селектиращ транзистор (висока степен на интеграция); ➢Предимство – изцяло MOS/CMOS технология с допълнителни процеси за FG (до и под 30nm) – постига се висока степен на интеграция за цялата схема. Реализация на структурно ниво: ▪ Boot block Flash (Sector erased) - изтриване на сектори от 4KB до 128KB (16KB boot block – сигурност!); ▪ Bulk erased Flash - изтрива се целия Flash. Операциите четене и запис – на принципа на непосредствен побайтов достъп. Първите FLASH-софтуерно управление на операциите. Съвременни FLASH архитектури – имат вграден (onchip) краен автомат (КА) за управление на операциите WRITE и ERASE – по-високо бързодействие. Запис: CHE → Vpp=12V към CG, образуване на инверсна зона в р-подложката, напр.на D се до около 6V, S към маса. Електроните преодоляват бариерата на слоя SiO2 и се разполагат върху FG; Изтриване – чрез F-N тунелиране се премахва заряда от FG. S→ към високо напрежение (Vpp=12V), CG към маса, D – оставя се свободен/несвързан. Основни архитектури на FLASH памети: ▪ NOR-базирани: за приложения с големи масиви данни – при клетъчни телефони и мобилни PC (добра плътност, ниска консумация, добро бързодействие). Пример – Intel Dual-plane Flash 32-Mbit (основно за мобилни телефони и други embedded приложения). FDI_2.5 (flash data integrator) – софтуерен мениджър за работа в реално време. Използва dual-bank подход (процесорът чете инструкции докато Flash извършва запис/изтриване. Същият подход се прилага и от STMicroelectronics за 32Mb (2Mbx16 bits) – М59DR032: Vcc=1.8V (ac=100ns); ▪ NAND-базирани: за масови приложни продукти и данни (memory cards, “твърди” дискове) – по-малка ЗК, малко време за сериен достъп. Динамични памети: историческо развитие, принцип на работа, особености. Запомнящи клетки. Реализация на запомнящия елемент (подходи за увеличаване на Спар). Блокова схема на DRAM. Времедиаграми на работа. Стандартно и FPM четене, запис, четене-запис. Динамични памети – DRAMs: ❑I-во поколение (до 1975 г.): - първа комерсиална DRAM - 1Kb чип, схемна реализация 3-Т ЗК (Intel), р-MOS технология; - 4Kb чип, 3-Т ЗК, подобрена р-MOS технология (1Poly-1Metal процес, L=10µm). ❑ II-ро поколение (етап A) : - 1-Т ЗК - 1976 г. (Mostek). Патентована за пръв път от Mostek, респ.IBM (Robert Dennard); - n-канална технология: n-MOS процес, 1-Т ЗК; - реализация на обем от 1Mb и повече: 2D технологии за реализация на запомнящия капацитет. Въвежда се CMOS процес (LV, SI). ❑ II-ро поколение (етап Б) : Изцяло 3D технологии за формиране на запомнящия капацитет. Обеми над 1Gb. NMOS/CMOS. Нови архитектури. Предимства: ➢ максимална плътност на разполагане на ЗК; ➢ проста схемотехника на 1-Т ЗК – използва само n-MOS транзистори, изцяло CMOS съвместима. Недостатъци: ▪ относително невисоко бързодействие, 5-7 пъти по-ниско от това на SRAM (поради липсата на ПОВ в структурата на ЗК); ▪ необходимост от регенeрация; ▪ особено внимание към изграждане Cзап с висок специфичен капацитет (разнообразни 3D технологии); ▪ относително сложни режими на четене, запис и регенерация; ▪ повишени изисквания към поддържащите схеми. Състав на DRAM: ❑ запомняща среда (матрица от ЗК); ❑ логически схеми за избор на адрес по редове и по колони (адресни ДШ); ❑ усилватели (SA, sense amplifiers) – за усилване на сигнала от ЗК (при промяна на заряда); ❑ логика за запомняне на адресите – Row Address Select (RAS) и Column Address Select (CAS) и за начало/край на операциите четене/запис; ❑ схеми за четене/запис; ❑ вътрешни броячи за управление регенерацията; ❑ изходна output enable (OE) логика. Динамични памети – DRAM. Методи за регенерация. Практически методи: ROR, CBR. Съвременни видове DRAM, използвани в компютърните системи. Директен достъп до паметта. Разширение на паметта при памети с непосредствен достъп (разширяване на дължината на думата, увеличаване на обема). Модули RAM за ПК: SIMM, DIMM (SO-DIMM, FB-DIMM), DDR/DDR2/DDR3 SDRAM. Методи за регенерация на DRAM: • пакетна: процесора се спира, регенерира се цялата памет; • периодична: регенерира се 1 ред (дума) от паметта; • принудителна – при липса на обръщение към паметта над максимално допустимото време за опресняване – преминава се или към пакетна, или към периодична регенерация; • скрита – в рамките на вътрешния цикъл на обработка на една инструкция (по време на изпълнението й в АЛУ на процесора). Практически методи за регенерация в DRAM: - RAS-Only-Refresh (ROR) – извършва се ред по ред: CAS=high; RAS=low → ADDR /редове/; - CBR: CAS→low, WE=high (read), RAS→low, вътрешен брояч по редове....CAS,RAS=high. Съвременни видове DRAM, използвани в компютърните системи: - DDR SDRAM (Double Data Rate SDRAM) – от 2000. Обменът на данни се реализира едновременно по преден и заден фронт на тактовия сигнал като ефективността се увеличава без промяна на честотата на източника. Скорост на обмен (transfer rate): 266~400 MT/s: DDR266, DDR400. -DDR2 SDRAM (Double Data Rate Two SDRAM) – от 2003. С възможност за работа при двойно по-висока честота на шината (bus rate) – 4bit буфер, като ползва същата честота на шината от 133~200MHz, както DDR, но скоростта на обмен достига 533~800 MT/s: DDR2 533, DDR2 800. -DDR3 SDRAM(Double Data Rate Three SDRAM): от 2007. С намалена консумация до 40% спрямо модулите DDR2, ниско захр.напрежение от1.5V (1.8V при DDR2 и 2.5V при DDR2). Скорост на обмен 800~1600 MT/s (DDR3 буфер от 8 bit). DDR3 ползва функциите ASR (Automatic Self-Refresh) и SRT (Self-Refresh Temperature) – позволяват честотата на регенерация при промяна на темепературата. -DDR4 SDRAM (Double Data Rate Fourth SDRAM): използва 1.2V захр.напрежение и по-висока скорост на обмен - 2133~3200 MT/s. Прилага се т.нар.Bank Groups Technology – всяка банка оперира самостоятелно “singlehanded operation” – обработват се 4 пакета данни в рамките на един цикъл. Прилага функциите DBI (Data Bus Inversion), CRC (Cyclic Redundancy Check) и CA parity. Подобрена signal integrity, и обща стабилност на достъпа и обмена на данни. Директен достъп до паметта (DMA-Direct Memory Access): ➢ същност – за достъп на устройства до паметта (ОП) без да е необходима намесата на процесора (ЦП). Облегчава натоварването на процесора. Осъществява обмен на блокове от паметта между две устройства; ❑ устройства, поддържащи DMA: дискови контролери, мрежови карти, звукови карти и др. ❑ при обмен между локалната памет на процесорни ядра и общата памет в мултипроцесорни системи. ❑ основен подход при обмен на данни в рамките на high-performance embedded системи, клъстери. → Реализация при PC: използва отделен DMA контролер или т.нар. Bus mastering. Едночипови микрокомпютри (ЕМК): блокова схема, характеристики, шини. Приложение. Историческо развитие на ЕМК: основни видове ЕМК (PIC, AVR, 8051). ЕМК 68НС11 - особености (портове, системи, интерфейси). Режими на работа, избор на режим. Основни възли: ❑ централен процесор ЦП (CPU): АЛУ, регистри, УУ; ❑ блок памет: ▪ Програмна: NVM (PROM/uVPROM, E 2PROM, FLASH) - за разполагане на приложни програми; ▪ RAM (памет за данни) - за разполагане на данни/адреси при изпълнение на програмата (оперативна памет, ОЗУ); ❑ интерфейсен блок: адаптери за връзка по сериен и паралелен интерфейси, АЦП (аналогови входове); ❑ допълнителни устройства: таймери, модеми и др. Характеристики и параметри: дължина на данните (8,16,32-bit), вид и обем на разполагаемата памет (RAM, ROM/EPROM, E2PROM/FLASH), консумирана мощност, поддържани комуникационни интерфейси (серийни, паралелен); брой налични входове, изходи, вх/изх.; брой аналогови входове, разрядност на АЦП, видове корпуси и др. Приложение: за управление в различни embedded системи: задвижвания, карт-четци, управление на LCD дисплеи, автоелектроника, индустриални поточни линии, управление на асансьори и други. Основни видове комерсиални ЕМК ▪ PIC (Microchip) - 8/16/32-bit MCUs: ▪ модификации : PIC10, PIC12, PIC16, PIC18; ▪ MPU (контролери с общо предназначение), DSC (контролери за цифрова обработка на сигнали; ▪ обем на паметта: до 1KB, 2-4KB, 8-16KB, 24-32KB, 48-64KB, 96- 128KB; ▪ видове корпуси (брой крачета): 6/8/14; 18/20; 28/40/44; 64/80/100; ▪ предлага широк набор развойни средства (GUI среда), безплатен С компилатор, библиотеки и множество проекти; ▪ развойна среда - MPLAB IDE (безплатна), С компилатори и библиотеки, reference designs; ▪ Microchip Academy общност ▪AVR – 8 и 32 битови RISC микроконтролери ▪ 8051: Едночипов 8-битов ЕМК, Харвардска архитектура, разработен от Intel по NMOS технология (1980) , по-късно като CMOS устройство. Произвеждан в оргиналния си вид до около средата на 90-те години. Фамилията включва следните базови ресурси: ЦП, on-chip осцилатор, 2 бр. 16-bit таймера, 4 бр. I/O порта, сериен порт, 128 байта RAM, 4 KB РROM. Разширение на паметта – до 128 KB (чрез 64 KB външна програмна памет). EMK – 68HC11E1: Ресурси, особености 8-битов ЕМК (MCU). Съдържа Централен Процесор - ЦП (CPU) и високопроизводителни периферни схеми. Серия Е включва: ▪ Централен Процесор - ЦП (CPU, µP, ядро); ▪ Енергозависима памет RAM (SRAM - поддържа се и в режим Standby); ▪ Енергонезависима памет ROM (само за четене) ; ▪ Програмируема памет тип EPROM (uVPROM/OTPROM); ▪ Електрически програмируема памет тип EEPROM (E2PROM); ▪ СОР (Computer Operating Properly) watchdog система; ▪ Таймерна система (3хIC, 4xOC, 1 доп. IC/OC), RTI подсистема, PA; ▪ Подсистема за сериен асинхронен (комуникационен) интерфейс – SCI; ▪ Подсистема за сериен синхронен интерфейс – SРI; ▪ АЦП (аналогов интерфейс). ➢ Захранващо номинално напрежение 5V (за LV модели 5.5V до 3V); ➢ HCMOS (High-density Complementary Metal-Oxide Semiconductor) процес на производство; ➢ Честота на работа - до 4 MHz, ниска консумирана мощност – от 85mW до 195mW (в зависимост от честотата и режима на работа). Интерфейси: ❑ Серийни интерфейси: ❖ Асинхронен UARТ (1 старт бит, 8/9 бита за данни, 1 – стоп бит) сериен комуникационен интерфейс – SCI. Допълнителни скорости на предаване - при MC68HC(7)11E20; ❖ Синхронен сериен периферен интерфейс – за връзка с LCD дисплеи, за комуникация с други МП; ❑ Паралелен интерфейс; ❑ Аналогов интерфейс: 8-канален с 8-битов аналого-цифров преобразувател АЦП. Общо 38 входове/изхода с общо предназначение (портови изводи): o 16 двупосочни входове/изхода; o 11 входа; o 11 изхода. Режими на работа: Определя се от входовете за избор на режим (mode select inputs MODB, MODA) по време на изпълнение на RESET. Основни (нормални) режими: ЕМК, МП. • ЕМК (Single-chip) режим – при него е налична само on-chip паметта, Портове В и С, както и шините STRA, STRB – изводи с общо предназначение; • МП (Expanded multiplexed) режим – позволява достъп до външна памет. Разширение – чрез портове В,С, упр.сигнали AS, R/W. Всеки от двата основни режима може да се комбинира с един от специалните режими: • ВООТ (Bootstrap) – вариант на ЕМК: изпълнява се мониторната програма (bootloader), разположена във вътрешния ROM. • TЕST (Special Test) – вариант на МП: режим, позволяващ привилигерован достъп до вътрешните ресурси (CONFIG регистър, настройка). Действие на 68НС11 при Reset. Видове. Power-On Reset (POR) - времедиаграма, Reset вектори. Ефекти от Reset върху ЦП, таймер системата, SCI, SPI, АЦП. Действие: Спира изпълнението на текущата инструкция; Препраща програмния брояч на предварително зададен стартов адрес. Вътрешните регистри и контролни битове се инициализират така, че да се продължи изпълнението на инструкциите;. POR/External Reset – ползват един и същ вектор; COP/Clock Monitor Reset – собствени вектори Видове: ▪ Power-on reset (POR) – при включване на захранването; ▪ External reset (RESET); ▪ Computer operating properly (COP) reset - от системата Watchdog; ▪ Clock monitor reset – от системата за мониторинг на clock. Reset вектор – съдържа адреса на първата команда, която ще изпълни микропроцесора (също и при прекъсване); Ефекти от Reset: ▪ ЦП – всички регистри и SP (Stack Pointer, указател на стека) са недефинирани непосредствено след Reset; X, I масковите битове за прекъсване в CCR (контролен регистър) са маскирани към всякакви заявки за прекъсване. Бит S в CCR се установява в т.нар. “inhibit stop mode”. ▪ таймер-система – инициализира се за броене от $0000. Рrescaler битовете се нулират. Всички ОС регистри в $FFFF. Всички IC регистри са неустановени. OC1M (маската) се нулира, така че следващи сравнения нямат ефект върху I/O pins. Другите 4 ОС нямат ефект при сравнение. Всички IC функции са изключени. Флагът за препълване на таймера и 8-те флага за прекъсване се нулират. ▪ SCI не зависи от режима при Reset. SCI baud rate (скорост на предаване) - контролен регистър (BAUD) се инициализира в $04. Всички приемни/предавателни прекъсвания са маскирани и съответно предавания/приемания са забранени (портовите изводи са със статут общо предназначение). Формат на предаване – инициализиран на 8 бита. Wakeup функции – блокирани. TDRE и TC статус битове в регистъра (SCSR) са “1” (няма данни в регистрите за предаване). RDRF, IDLE, OR, NF, FE, PF, RAF статус битове за приемане в регистъра (SCCR2) са нулирани; ▪ SPI системата е изключена. Изводите към порта са със статут I/O линии с общо предназначение; ▪ АЦП система - изключена. Битът ADPU е нулиран. Флагът за конвертиране е неопределен; СОР система. Предназначение, избор на таймаут периоди. Шини в ЕМК: XTAL, EXTAL, XIRQ/VPP, MODA/LIR. MODB/VSTBY, STRA/AS, STRB/R/W. Портове. СОР (Computer Operating Properly) watchdog система: ЕМК включва СОР система за защита от софтуерни грешки. ➢ При включена СОР – софтуерът следи за препълване на таймера; При неизпълнение на софтуера в рамките на таймаут периода, се предизвиква Reset (COP Reset). Тактова верига на СОР системата - част от общата таймерна верига. COP watchdog тактовият вход се взема от веригата на основния брояч. COP сработва автоматично.При сработване се генерира Reset, което с ниско ниво рестартира ЕМК и външната система. Състоянието на NOCOP бита в регистъра CONFIG определя дали СОР е включена или не (NOCOP=“0” – включена, NOCOP=“1” – изключена). Битове CR[1:0] в OPTION регистъра определят таймаут-периода на таймера. След делене на системния тактов сигнал Е на 2(на 15 степен) съответният делител се задава от CR[1:0]; Шини (общи): XTAL, EXTAL – Осигуряват интерфейс с външен тактов генератор (ТГ): кварцов (XTAL) или CMOS-съвместим (EXTAL) за тактуване на вътрешните схеми. Честотата на външния генератор е 4 пъти по-висока от вътрешната за ЕМК. При използване на EXTAL, извод XTAL следва да се остави свободен. XIRQ/VPPE: вход за немаскирано прекъсване след Reset инициализация. При Reset, бита X в контролния регистър CCR се установява в 1 и всяко прекъсване се маскира, докато софтуерно не се разреши. MODA, MODB (MODA/LIR, MODB/VSTBY) При Resеt, MODA и MODB определят един от 4-те режима на работа: • Single-chip (ЕМК); • Expanded (МП); • TEST; • BOOT (Bootstrap) LIR - след избор на режима, изводът на регистъра за зареждане на инструкцията (LIR, load instruction register) осигурява изход ОД като индикация, че изпълнението на инструкцията е започнало. При изпълнение на първия цикъл на E-clock, LIR→low (при настройка на програми, debugging). VSTBY – използва се за свързване на захранване за RAM в Standby режим. При напрежение на този извод по-високо с VT (0.7V) над VDD, RAM и част от Reset логиката се захранват от там, вместо през вход VDD. Това позволява съдържанието на RAM да се запази без външно захранване към ЕМК. STRA/AS – извършват една от следните функции, в зависимост от режима на работа: • В EMK (Single-chip) режим, STRA извършва функцията “input handshake” (input strobe); • В MП (Expanded) режим, AS осигурява строб за адреса (Address Strobe). STRA/AS– извършват една от следните функции, в зависимост от режима на работа: • В EMK (Single-chip) режим, STRA извършва функцията “input handshake” (input strobe); • В MП (Expanded) режим, AS осигурява строб за адреса (Address Strobe). Портове: Портове А, D и Е - функциите им са независими от режима! Порт А Може да бъде конфигуриран за 3-те “Input Capture” (IC) или за 4-те “Output Compare” (OC) таймерни функции. Порт В – осигурява 8 изходни сигнала с общо предназначение в режим ЕМК. При работа в режим МП на порт В са 8-те старши адресни линии. В режим ЕМК всички пинове от порт В са изходи с общо предназначение. В режим МП на порт В са старшите адресни линии. Порт С – осигурява 8 входно-изходни сигнала с общо предназначение в режим ЕМК. При работа в режим МП на порт С са мултиплексирани шините за младши адреси/данни. В ЕМК режим всички пинове от порта са с общо предназначение. ▪ В МП режим порт С изводите се конфигурират като мултиплексирани линии за адреси/данни. Порт D - Изводи PD5–PD0 като I/O с общо предназначение. Алтернативно: като специфични линии в сериен комуникационен (SCI) и сериен периферен (SPI) интерфейсu. Порт Е – с общо предназначение или като входове за АЦП. Едночипови микрокомпютри - програмен модел (регистри). Методи за адресация: същност, особености. Организация на паметта. Акумулатори А и В – 8-битови регистри с общо предназначение. Съхраняват временно операндите (данни) и резултата от изпълнение на предишна операция от АЛУ. За някои инструкции образуват 16-битов регистър (акумулатор D). Индексен регистър IХ - при индексна адресация осигурява 16-битова стойност (базов адрес), която да се добави към 8-битовото отместване от инструкцията за образуване на ефективен адрес (EA). Допуска изпълнение на операции INX, DEX, CPX. Може да се ползва като брояч или за временно съхранение на данни. Индексен регистър IY - 16-битов. Подобно на IX участва в индексен адресен режим. Важно - Повечето инструкции, използващи индексния регистър IY, изискват един допълнителен байт от кодa и още един машинен цикъл за изпълнение на инструкцията. CCR (регистър на състоянието). НЕ съдържа данни. Съдържа 8 бита (индикатори/флагове и маски), от които: o 5 индикатори на състоянието (C, V, Z, N, H); o 2 маскови бита при прекъсване (IRQ, XIRQ); o бит за освобождаване от стоп режим (S) – вид маска. Методи за адресация: ❑ Непосредствена (Immediate) Съдържа директно след КОД аргументите за съответната операция, които ще се извършва (C tn-константа). В зависимост от дължината на ползваните регистри и наличието на PRE – обща дължина от 2, 3 или 4 байта. ❑ Директна (Direct) При тази адресация AL се съдържа в байта след КОД (DA), AН се предполага $00. Адресите в диапазона $00–$FF са директни. 2-байтова инструкция. Изисква по-малко време за изпълнение. Обикновено тази 256 байта област се резервира за често ползвани данни (от вътрешните регистри, RAM). ❑ Пълна (Extended) Съдържа след КОД директно адресите на операндите, които ще се обработват. В зависимост от дължината на ползваните регистри и наличието на PRE – обща дължина от 3 или 4 байта. ❑ Индексна (Indexed) В този адресен режим байтът след КОД съдържа 8- битово отместване (D– индексно отместване), което се добавя към към съдържанието на индексния регистър (IX или IY). Резултатът формира ефективния адрес (ЕА). Този режим позволява адресиране на всяка клетка от адресното пространство. Обща дължина: 2 или 3 байта. ❑ Относителна (Relative) ±В – относително отместване /число със знак в ДК/. Използва се САМО за преходи под условие! При разклонение на програми! Фиксирана дължина → 2-байтова инструкция. Ако условието e “True”, относителното отместване │В│ от инструкцията се добавя към съдържанието на PC за формиране на ЕА. В противен случай - при “False” - продължава се към следващата по реда инструкция от програмата. ❑ Вътрешна (Inherent) В този адресен режим цялата информация за изпълнение на инструкцията се съдържа в КОД. Безоператорна инструкция. Използва се за работа с вътрешните регистри (акумулатори, индексни регистри, контролни инструкции без аргументи). Обикновено1-байтова (рядко 2-байтова) инструкция. ОРГАНИЗАЦИЯ НА ПАМЕТТА: ❑ RAM ($0000-$01FF, 512bt) – инициализира се от адрес $0000 след Reset. Възможна промяна – от регистър INIT (всяка 4K област $x000); ❑ регистров блок ($1000-$103F, 64bt) – установява се от адрес $1000 след Reset, Възможна промяна – от регистър INIT (всяка 4K област $x000); Приоритет: Регистри→ RAM → ROM. При презастъпване – спазва се заложеният приоритет! Системни регистри в НС11 - CONFIG (NOSEC, NOCOP, ROMON, EEON), OPTION (ADPU, CSEL, IRQE, DLY, CME, CR[1:0]. EPROM/OTPROM в HC11 - програмиране. CONFIG – системен конфигурационен регистър ($103F) Състои се от байт от EEPROM паметта и тригери, конфигуриращи стартовата структура на ЕМК. Информацията от EEPROM се прехвърля в тригери по време на Reset и тяхното съдържание конфигурира работата на ЕМК. В нормален режим на работа, промените в CONFIG до следващия Reset не засягат функционалността, дефинирана по-рано. -NOSEC —бит за забрана на Security Невалиден, освен при зададена при производство Security маска. 0 -Security разрешена; 1 - Security забранена (липса на маска). -NOCOP — бит за забрана на COP системата Разрешава/забранява СОР системата. 1 - COP забранена; 0-COP разрешена. -ROMON — бит за разрешаване на ROM/EPROM/OTPROM 0 - ROM / EPROM забранена и това адресно пространство може да се адресира като външно; 1 - ROM / EPROM е наличен в адресното пространство. -EEON (EEPROM Enable Bit) бит за разрешаване на ЕEPROM 0 - EEPROM е изключен от адресното пространство и това адресно пространство може да се адресира като външно; 1 - EEPROM е наличен в адресното пространство. OPTION регистър ($1039) Със специално предназначение за конфигуриране на системата. Установява допълнително вътрешната конфигурация при инициализация. Контролните битове IRQE, DLY, CR[1:0] се записват веднъж и след това от тях може само се чете. -ADPU – бит за включване на системата за АЦП (след Reset изключена). - CSEL (Clock Select Bit) – алтернативен тактов източник за EEPROM зарядната помпа (както и за АЦП) - IRQE – дефинира входа IRQ да се задейства само по фронт; - DLY - Enable Oscillator Startup Delay Bit 0 – не включва допълнително закъснение след излизане от режим STOP (само 4 цикъла) ; 1 – закъснение от 4000 цикъла на ТГ (E-clock) се включват при излизане на ЕМК от режим STOP. Стабилизира се кварцовия осцилатор (препоръчва се). CME - бит за включване на системата Clock Monitor (след Reset-изключена); CR[1:0] - битове за делене честотата на ТГ за COP Watchdog системата след предварителното й делене на 215 (prescaler битове). EPROM/OTPROM в HC11 - програмиране.: Програмиране – програмират се “0”; Изисква се 12V външен източник към извод XIRQ/VPPE. Процедурата по програмиране на EPROM/OTPROM се извършва през регистъра PPROG (за повечето схеми от фамилията служи за програмиране и на EEPROM). Методи за програмиране и проверка: 1. Програмиране на конкретен адрес 2. Програмиране с предварително заредени данни ▪ Програмира се софтуерно в рамките на режими ТЕST или Bootstrap; Прекъсвания при микропроцесорите. Видове прекъсвания. Разпознаване. Механизъм за прекъсване (обработка) - схема. Организация на стека. Видове прекъсвания. Немаскирано прекъсване. Прекъсване „Неправилен КОД”. Прекъсване от външен източник. Прекъсвания (Interrupts) – временно се спира работата на основната програма до приключване изпълнение обработката на прекъсването Видове прекъсвания: ▪ Маскирани (15 на брой) – генерират се от външен източник или от портовите системи. Реализират се при липса на маска в контролния регистър CCR или в съответните контролни портови регистри . ▪ Немаскирани (общо 6 на брой): 3 Resets и 3 други – XIRQ, неправилен КОД, софтуерно прекъсване - SWI). Винаги водят до прекъсване работата на ЦП! o SWI (SoftWare Interrupt) – софтуерно (програмно) прекъсване; o HWI (HardWare Interrupt) – хардуерно (апаратно) прекъсване /през входове IRQ, XIRQ или от периферните (портови) системи на ЕМК/. ➢ Разпознаване / управление на прекъсванията: – от глобалната маска в регистъра CCR (общо); – от локалната маска в съответния портови контролен регистър. Обработка на прекъсванията: 1. Приключва изпълнението на текущата инструкция – времето за изпълнение зависи от броя тактове, необходими за изпълнението й; 2. Текущото състояние на регистрите на ЦП се записва в стека (в 9 последователни адреса): 3. Флагът за прекъсване I в CCR се установява в “1” – т.е. забраняват се всякакви последващи прекъсвания; 4. В PC се зарежда съответният за конкретното прекъсване вектор – в 2 съседни байта (младшият байт $ххххL е в по-високия адрес); 5. Изпълнява се т.нар. сервизна процедура, чийто начален адрес се намира във вектора на прекъсване. Спазва се приоритетът за обработка на прекъсванията; 6. След приключване изпълнението на обслужващата прекъсването процедура – команда RTI; 7. Съдържанието на вътрешните регистри се извлича от стека в обратен ред (памет тип LIFO); 8. Продължава изпълнението на основната програма (ОП). ❖ Немаскирано прекъсване (XIRQ вход) - Немаскираните прекъсвания водят ВИНАГИ до прекъсване работата на ЦП. Прилагат се при възникнали сериозни проблеми – напр. програмно “забиване”, отпадане на захранването и др ❖ Неправилен КОД →При среща на несъществуващ КОД. ЕМК притежава хардуерна възможност за генериране на прекъсване при откриване на неправилен КОД. ▪ След откриване на несъществуващ КОД, текущата стойност на РС се прехвърля в стека; ▪ Изпълнява се процедурата по прекъсването за неправилен код; Приоритет на прекъсванията. Промяна на заложения приоритет – регистър HPRIO битове PSEL[3:0]. Видове енергоспестяващи режими в НС11, различия. Приоритет на прекъсванията: ❑ Приоритетът се дефинира хардуерно; ❑ Определя кой тип прекъсване следва да се обработи първо при постъпили повече от една заявки за прекъсване; ❑ На всяко маскирано прекъсване може да бъде зададен (дефиниран) приоритет спрямо другите маскирани прекъсвания. Промяна на заложения най-висок приоритет на маскираните прекъсвания: ▪ на всяко маскирано прекъсване може да се зададе най-висок приоритет – чрез запис на съответна стойност в битове PSEL[3:0] от регистър HPRIO. ▪ при непроменени стойност на PSEL приоритетът остава заложеният по подразбиране в ЕМК; ▪ прекъсването със зададен най-висок приоритет може да бъде МАСКИРАНО ГЛОБАЛНО посредством установяване на бит I в регистъра CCR, както и с установяване на локалните битове към съответните контролни регистри на интерфейсите; ▪ HPRIO може да бъде променян (запис в него) – САМО когато прекъсванията, определени с бит I са ЗАБРАНЕНИ (маскирани). Енергоспестяващи режими: ❖ Wait режим – спира обработката на данни и намалява консумацията на междинно ниво (до около 3-4 пъти); ❖ Stop режим – спира всички тактови източници и намалява консумираната мощност до възможно най-ниско ниво (съдържанието на RAM се запазва). Плъзгане на програма - предназначение, интерпретация. Методи за борба – COP система, Watchdog. Плъзгане на програма (при т.нар.”забиване” на SW): Плъзгането на програма е техника за обход на защити срещу изпълнение на код в системите, като се използва бъг или друга уязвимост, за да се модифицира изпълнението на кода. COP проследява изпълнението на програмен код и проверява дали всички възможни пътища в програмата са покрити от тестове. Ако има непокрити пътища, това може да покаже наличието напотенциални уязвимости, които могат да бъдат използвани за плъзгане на програмата. Watchdog е процес, който следи работата на други процеси и системи. Ако се забележи нередност, като например необичайна активност или опит за плъзгане на програма, watchdog може да предприеме автоматични мерки за защита на системата Организация на интерфейса при 68НС11 (портове). Регистри. Паралелен интерфейс - особености при въвеждане и извеждане. Електрически буфери (свързване на ЛЕ и транзистори към изходните шини). Аналогов интерфейс - предназначение, състав, възможности. АЦП – принцип на реализация в НС11. Регистри: ADCTL, OPTION. Режими на работа: единичен/групов, еднократен/сканиращ. Запис на данните. Видове серийни интерфейси за обмен на данни (симплекс, полу-дуплекс, дуплекс). Асинхронен и синхронен интерфейси - особености. Асинхронен сериен интерфейс - особености, формат на предаване на данните. Кодиране. Предавателна и приемни части на SCI системата в НС11: шини, регистри, буфериране. Асинхронен сериен интерфейс SCI. Режими на работа. Регистри: SCDR, SCCR1(M,R8,T8,WAKE), SCCR2(TIE, TCIE, RIE, ILIE, TE, RE, RW, SBK), SCSR(TDRE, TC, RDRF, IDLE, OR, NF, FE), BAUD – битове SCP[1:0],SCR[2:0]. Стандартни асинхронни серийни интерфейси – EIA232 (RS232): шини, кодиране, скорост на обмен, дължина на връзката, конектори. Приложение. Интерфейсна схема MAX232. Сериен интерфейс RS485: особености, предимства. Синхронен сериен интерфейс - предназначение, особености, режими на работа (Single Master, Multi Master). SPI подсистема в НС11 - шини, буфериране, избор на устройство. Блокова структура (компоненти). Формат на обмена. Проблеми. Регистри: SPCR (SPIE, SPE, DWOM, MSTR, CPOL, CPHA, SPR[1:0], SPSR (SPIF, WCOL, MODF), SPDR. Режими на работа. Синхронен интерфейс I2С: предназначение, шини, свързване на устройствата, формат на обмена. Сравнение между интерфейси SPI и I2С (предимства, недостатъци). Схеми за връзка по синхронен сериен интерфейс: серийни RAM, EEPROM - предимства. Интерфейсна схема L9822Е. USB интерфейс – тип, особености на протоколите, видове пакети. USB 3.0 (особености). Таймерна система в НС11 - предназначение, блокова схема, система броячи. Особености на основния таймерен брояч, задаване на модула на броене. IC функция: предназначение, схема (модел) на един вход. Особености при запомняне съдържанието на брояча. Регистри с отношение към IC функцията: TCTL2 (EDGxB,EBGxA), TICx, TI4/O5,TCNT, TMSK1 (ICxI, I4/O5I), TFLG1 (ICFx, I4/O5F). Режими на работа. Определяне продължителност на импулс и честота на импулсна поредица на вход от Порт А. Таймерна система - ОС функция: предназначение, режими на работа. Схема (модел) на един изход. Регистри с отношение към ОC функцията: TCTL1 (ОМх, OLx), TОCx, TI4/O5,TCNT, TMSK1 (OCxI, I4/O5I), TFLG1 (OCFx, I4/O5F), CFORC (FOCx). Допълнителна функционалност – регистри OC1M, OC1D. Режими на работа. Дефиниране на единичен импулс с фиксирана продължителност в изход от ПортА. Изходна задача за формиране на периодична импулсна поредица - алгоритъм, елементи на асемблерския програмен код, при задаване стойността на полупериода HWAVE. Подсистема за прекъсване в реално време – предназначение, особености. Задаване продължителността на периода. Пулс-акумулатор. Регистри TMSK2 (TOI, RTII,PAOVI,PAII,PR[1:0]), TFLG2(TOF,RTIF,PAOVF, PAIF).
BCD технология. Интерфейсна схема L9822E: предназначение, тип на интерфейса, обобщена структура, параметри, изпълнение на изходното стъпало, времедиаграми при обмен. Системен Fault Reset. EMK PIC18F - архитектура, видове памети (физическа реализация), особености на системата инструкции, параметри. Портове в PIC18F. Аналогов интерфейс. Изпълнение на инструкциите във времето. EMK PIC18F: разпределение на адресното пространство на ПД в PIC18F. Организация по банки. Регистри на ЦП (WPEG,SP,SR,PC,BSR,FSR0/1/2,PRODH/PRODL,Table Pointer). Организация на стека. ПД при PIC4321. ЕМК PIC18F - карта на ПП. Reset вектор. Видове прекъсвания, вектори на прекъсване. ЕМК PIC18F - видове адресации. Особености. Различия между PIC18F и 68НС11. Перспективи. Препоръчителна литература: А. Тодоров, В.Моллов, Микропроцесорна техника (лекционни записки), Издателство Сердика ИТ, 2016, 124с., ISBN 978-619-7163-09-4 А.Тодоров, В.Моллов, К.Мечков, Ръководство за лабораторни упражнения по микропроцесорна техника, Издателство на ТУ-София, 116 с., ISBN: 978-619-167-128-1, 2015 Ashok K. Sharma, Advanced Semiconductor Memories – Architectures, Design, and Applications, Willey Inter-Science, IEEE Press, p.652, 2003. 4. Р. Клинкман, Проектиране на микропроцесорни системи, Техника, 1999. 5. А. Атанасов, Микропроцесорите - от 1970 до 2009, София, 2009. 6. M.Rafiquzzaman, Microcontroller theory and applications with the PIC18F, John Wiley and Sons, 2011. Ключови думи (keywords): Scale integration, semiconductor memories, SRAM, DRAM, PROM, EPROM, EЕPROM, Flash, microprocessors, microcontrollers, 68HC11, computer interfaces, SPI, I2С, USB, timers, COP watchdog, ADC, design of microprocessor devices, PIC18F. София, Изготвил: 01.02.2023 г. /доц. д-р инж. В.Моллов/ 2 Изтегляне 1.48 Mb. Сподели с приятели:
|