Двойна независима шина (dib архитектура) хипернишкова технология (ht технология). Двойна независима шина



страница6/6
Дата04.03.2022
Размер0.92 Mb.
#113820
1   2   3   4   5   6
DIB Hiperterdhing
ХИПЕРНИШКОВА ТЕХНОЛОГИЯ
ХИПЕР-КОНВЕЙЕРНА (HYPER-PIPELINED) ТЕХНОЛОГИЯ
Удвоява дълбочината на конвейерите за изпълнение на инструкции спрямо тази на конвейерите в Pentium III (или Athlon/Athlon 64), което означава, че са необходими повече на брой, но по-малки стъпки за изпълнение на инструкциите. Въпреки че може да изглежда по-малко ефективно, това позволява по-лесното постигане на по-високи тактови честоти. Използва се 20-етапен или 31-етапен конвейер, а отделните инструкции се разбиват на много повече подетапи, отколкото при предишните процесори като Pentium III, почти както е при RISC процесорите. За съжаление, броят на тактовете за изпълнение на инструкциите може да нарасне, ако тези инструкции не са оптимизирани за този процесор.
МАШИНА ЗА БЪРЗО ИЗПЪЛНЕНИЕ (RAPID EXECUTION ENGINE) позволява на две целочислени
аритметични логически устройства да работят на два пъти по-висока честота от тази на
ядрото на процесора, т.е. инструкциите могат да се изпълняват за половин такт.
ВИСОКОСКОРОСТНА СИСТЕМНА ШИНА работи на 100MHz/133MHz/200MHz/266MHz
тактова честота, прехвърляйки данни четири пъти за един такт. Това означава, че
ефективната й честота е 400 MHz, 533 MHz, 800 MHz или 1066 MHz. Тъй като тя е
широка 64 бита (8 байта), пропускателната й способност е 3200МВ/s, 4266МВ/s, 6400
МВ/s или 8533 МВ/s.
КЕШЪТ ЗА ПРОСЛЕДЯВАНЕ НА ИЗПЪЛНЕНИЕТО е високопроизводителен кеш от първо ниво
(L1), който съхранява приблизително 12КВ декодирани микрооперации. Това премахва
декодера на инструкции от главния конвейер за изпълнение, повишавайки производителността.
БЛАГОДАРЯ ЗА ВНИМАНИЕТО!

Сподели с приятели:
1   2   3   4   5   6




©obuch.info 2024
отнасят до администрацията

    Начална страница