В DRAM всяка клетка се открива по адресните и координати, оформени в редове и колони.
-
Дешифратор на ред – в съответствие със зададения адрес активизира всички клетки от конкретен ред (страница).
-
Дешифратор на колона - в съответствие със зададения адрес създава условия през съответния вентил да се изведат ( четене) или въведат( запис) данни.
Схеми на усилване
Чувствителни усилватели (sense amp), включени към всяка колона на матрицата, позволяват при активизиране на съответния ред да се прочете цяла страница едновременно. Именно страницата се явява минималната информационна единица на обмен с ядрото на DRAM.
Вентили на колоните
В съответствие с режима на паметта и дешифратора на колони пропускат данни от или към ядрото на паметта.
Буфер данни
Буферира данни с цел синхронизация на процесора с оперативната памет.
CAS - Column Address Strobe
Такт на адреса на колоната - сигнал, предназначен за запомняне в микросхемата DRAM адреса на колоната.
RAS - Raw Address Strobe
Такт на адреса на реда - сигнал, предназначен за запомняне в микросхемата DRAM адреса на реда.
ОПЕРАТИВНА ПАМЕТ
СЪЩНОСТ НА ОПЕРАТИВНАТА ПАМЕТ
ЯДРО НА ОПЕРАТИВНАТА ПАМЕТ
УПРАВЛЕНИЕ НА ПАМЕТТА
ВИДОВЕ DRAM ПАМЕТ
ПАКЕТИРАНЕ НА ОПЕРАТИВНАТА ПАМЕТ
Адресът на паметта съдържа сведения за избор на: байт, банка, ред и колона. Той постъпва в един от портовете на контролера на паметта, трансформира се в два адреса — редове и колони, които по адресната шина МA попадат в DRAM с някакъв промеждутък от време.
Контролерът на паметта има два порта:
-
За обмен на данни с процесора;
-
За обмен на данни с периферните устройства.
В съвременните чип сети първият порт се нарича “северен”, а другият “южен”. Предвиден е арбитраж за приоритета на достъп на устройствата до паметта.
При отсъствие на данни в кеша от второ ниво, достъпът до оперативната памет може да се представи по следния начин:
-
По шината FSB в контролера на паметта се изпращат управляващи и адресни сигнали;
-
Сигналите се анализират и управляват логиката на паметта.
-
Запуска се схемата на дешифрация и избора на съответната колона. Всеки от елементите на адресната група се стробира с импулсни сигнали за управление
RAS# (Row AddressStrobe)
CAS# (Column Address Strobe)
-
Дешифраторът на редове активира съответния ред и всички клетки от този ред се прочитат.
-
Дешифраторът на колони активира съответните колони, които разрешават съответните данни да се запишат в буфера данни.
-
Данните се доставят в контролера.
-
Данните се доставят в процесора.
ВИДОВЕ DRAM ПАМЕТ
ОПЕРАТИВНА ПАМЕТ
СЪЩНОСТ НА ОПЕРАТИВНАТА ПАМЕТ
ЯДРО НА ОПЕРАТИВНАТА ПАМЕТ
УПРАВЛЕНИЕ НА ПАМЕТТА
ВИДОВЕ DRAM ПАМЕТ
ПАКЕТИРАНЕ НА ОПЕРАТИВНАТА ПАМЕТ
В основата на всеки от познатите DRAM памети стои един и същи вид клетка. По същество клетката се състои от кондензатор, транзистор, и връзки към други клетки. Един чип RAM обикновено съдържа милиони клетки. Производителите нареждат клетките в матрица с еднакъв брой редове и колони. В 4 Мbit DRAM има 2048 реда и толкова колони. Обръщението към клетката става с нейния адрес, който се трансформира в номер на ред и номер на колона. От своя страна номерата на ред и колона се изпращат към матрицата от клетки, мултиплицирани във времето по една и съща шина.
Fast Page Мode DRAM
Използва пълния адрес (номер на ред и номер на колона) само първия път. При четене на следващите битове трябва да се сменя само номера наколоната, докато номера на реда остава същия.Така достъпът се ускорява почти три пъти.
EDO (Extended Data Output)
Работи по аналогичен с горната памет начин, като се различава само в някои детайли. Припокрива се процеса на задаване на нов адрес и четене на старите данни. Обемът на прочетените данни нараства с около 25%.
SDRAM(Synchronous DRAM)
Използват тактов сигнал за синхронизиране на входните и изходни сигнали. При тестове показват 50% по-добри резултати от EDO и така осигуряват около 25% по-добра системна производителност. Бързодействието на SDRAM е пряко свързано със тактовата честота на системната шина, като възможните варианти са показани в таблицата по-долу.
Бързодействие на паметта, ns
|
Максимална честота на шината, MHz
|
12
|
83
|
10
|
100
|
8
|
125
|
7
|
133
|
SDRAM се произвежда само в 168 извода, 64-разрядни модули DIMM.
DDR (Double Data Rate) или SDRAM II
Второ поколение памет SDRAM. Осигурява двоен трансфер, тъй като извършва прехвърлянето на данните и при преден и заден фронт на синхронизиращия сигнал. Същевременно се запазва същата тактовата честота, т.е. може да работи със същия процесор.
SLDRAM (synclink DRAM)
Тя е разширение на SDRAM стандарта, като позволява да се увеличи броя на банките за памет от 4 на 16.
RDRAM (Rambus DRAM)
Тази технология увеличава десетократно скоростта на пренос на данните в сравнение със стандартната SDRAM благодарение на технологията RSL (Rambus Signaling Logic).
Развитие на DRAM паметите
Година
|
Технология
|
Капацитет
|
95 -1996 г
|
FPM -- EDO DRAM
|
4MB -- 16 MB
|
97 - 1998г
|
EDO -- SDRAM
|
16MB -- 64 MB
|
98 - 2000г
|
SDRAM -- RDRAM
|
64 MB -- 256 MB
|
Възможности на различните технологии памет
Параметри
|
EDO
|
SD
RAM
|
DDR
SD RAM
|
SLD
RAM
|
Direct
RDRAM
|
Производи-телност МВ/s
|
66
|
125
|
200
|
400
|
1600
|
MHz
|
66
|
125
|
200
|
400
|
800
|
Стандарт
|
JE-DEC
|
JE-DEC
|
JEDEC
|
SLD RAM
|
Rambus
|
Напрежение
|
3.3 V
|
3.3 V
|
3.3 V
|
2.5 V
|
2.5 V
|
Банки данни
в конвейр
|
|
2
|
4
|
16
|
|
ПАКЕТИРАНЕ НА ОПЕРАТИВНАТА ПАМЕТ
ОПЕРАТИВНА ПАМЕТ
СЪЩНОСТ НА ОПЕРАТИВНАТА ПАМЕТ
ЯДРО НА ОПЕРАТИВНАТА ПАМЕТ
УПРАВЛЕНИЕ НА ПАМЕТТА
ВИДОВЕ DRAM ПАМЕТ
ПАКЕТИРАНЕ НА ОПЕРАТИВНАТА ПАМЕТ
DIP
Паметта се състои от отделни чипове. Те се инсталират в съответни гнезда. Памет от този тип се използваше в първите компютри. Тя се инсталира по - трудно и предразполага допускането на грешки. За конфигуриране на една памет са необходими 8, а понякога и 9 чипа (с контрол по четност).
Пример - за инсталиране на 1 МВ памет ще са необходими 8 или 9 чипа, всеки с капацитет 1 мегабит.
SIMM (SIMM - single in-line memory modules).
Малка платка със запоени на нея чипове памет. Използват се за работа с асинхронни памети.
SIMM модули(30 контакта)
Те са в състояние да прехвърлят 8 бита информация. За да може да прави 32-битова обработка, един 32-битов процесор ще се нуждае от 4 SIMM модула във всяка банка за памет,
SIMM модули(72 контакта)
Те са в състояние да пренасят 32 бита информация. В този случай процесорът ще има нужда само от един модул за всяка банка за памет.
DIMM (Dual In-line Memory Module - модул памет с двойно разположение на изводите)
Модул DIMM има 168 контакта, които са разположени от двете страни на пратката и са разделени с изолатор.
Стандартни се явяват небуферизираните (unbuffered) модули с напрежение на захранване 3,3 V. Небуферизирания модул DIMM може да съдържа микросхеми памет от типа FPM DRAM, EDO DRAM, SDRAM. Модулите имат 64 бит или 72 бит (контрол по четност) организация. Конструкцията на модулите предвижда автоматичното им разпознаване от компютъра.
DDR DIMM модули
Модул DDR DIMM е разновидност на DIMM модула и има 184 извода. Предназначени са за DDR SDRAM памети и имат най-различни рейтинги за скорост и пропускателна способност. Обикновено работят на 2.5 V. Проектирани са да поддържат двойно тактуване, като данни се предават по всеки фронт на синхросигнала.
RIMM модули
Микросхемите Direct RDRAM се комплектоват в модули RIMM, външно подобни на стандартния DIMM модул.
В един модул RIMM могат да се поместят до 16 микросхеми Direct RDRAM, монтирани по осем броя от всяка страна.
ОСНОВНИ ПОНЯТИЯ ЗА ПАМЕТТА
ПАМЕТ НА КОМПЮТЪРА
СЪЩНОСТ ПАМЕТТА
ОСНОВНИ ПОНЯТИЯ ЗА ПАМЕТТА
КЛАСИФИКАЦИЯ НА ПАМЕТТА
ЙЕРАРХИЧНА СТРУКТУРА НА ПАМЕТТА
ОРГАНИЗАЦИЯ НА ПАМЕТТА
Памет на компютъра
Служи за съхранение на данни и информация необходима на компютъра за неговата работа. Намира разнообразни приложения в зависимост от мястото в йерархичната структура на компютъра.
Параметри
Капацитет
Обем информация в байтове, който може да побере паметта.
Време за достъп
Времето за четене или запис от паметта (ns, ms, ms)
Максимална производителност
Брой прочетени или записани байта за секунда ( МВ/s)
Сподели с приятели: |