ВЪПРОС 28 7.3.5. Преброителен метод за аналогово-цифрово преобразуване

Аналогово-цифровите преобразуватели, работещи по този метод, използуват прости средства и достигат висока точност. Времето на преобразуване обаче е значително. Тяхното разнообразие е голямо, за-това тук ще бъдат разгледани само два техни типични представителя.

Фиг. 7.27. Преброителен АЦП от компенсационен тип.

Първият представител е т.нар. следящ аналогово-цифров преобра-зувател от групата на компенсационните. Неговата структурна схема е

показана на фиг. 7.27. От входното напрежение Uj, ce изважда ком-пенсиращото напрежение U₀, изработено в изхода на цифрово-анало-говия преобразувател. Получената разлика се подава на двата компа-ратора К] и К2, които имат опорни напрежения съответно + 0,5Ul$b ^и -0,5U_LSB.

Ако разликата е по-голяма от + 0,5U£sg, сработва компараторът Kj и разрешава електронната врата Gj, пропускаща импулсите от такто-вия генератор към сумиращия вход на реверсивния брояч. Той увели-чава съдържанието си и изходното напрежение на ЦАП догонва вход-ното. Ако разликата е по-малка от -0,5U£sg, сработва компараторът Kj и разрешава електронната врата (7^, пропускаща импулсите към изваждащия вход на брояча.

Фиг. 7.28. Процес на следене на входното напрежение при преброителен АЦП от компенсационен тип.

Така, чрез нарастваща или на-маляваща промяна на подавания към ЦАП цифров код, неговото напрежение следи непрекъснато промяната на входното. Ако раз-ликата между входното напреже-ние и напрежението в изхода на ЦАП е в границите на +0,5и^$в> към брояча няма да бъдат пропу-скани тактови импулси нито за сумиране, нито за изваждане. То-ва е установеният режим, при който ЦАП е достигнал входната величина и подаденият му циф-ров код съответства на нея. Изхо-дите и на двата компаратора тога-ва стоят в 0. Логическият елемент

Gj детектира това състояние и изработва сигнал за достигнато равно-весие.

Времедиаграмите на хода на входното напрежение и компенсира-щото го от изхода на ЦАП са дадени на фиг. 7.28.

Към преброителния метод се отнасят и интегриращите аналогово-цифрови преобразуватели. Най-популярен от тях е двутактно интегри-ращият АЦП. Същността на работата му се състои в следното:

— за точно определено време Atj (време на право интегриране) се извършва интегриране на входното напрежение Uj c аналогов интег-ратор. След изтичане на времето Atj, в изхода на интегратора се полу-чава напрежение Uj(tj):

където Uj/_mj-_d\ e средната стойност на входното напрежение за време-то на правото интегриране;

Фиг. 7.29. Времедиаграми на процеса на преобразуване при двутактно интегриращ преброителен АЦП.

— след изтичане на времето на правото интегриране, към вхо-да на интегратора се включва опорно напрежение Ur c обратна полярност от тази на входното. Извършва се интегриране на опорното напрежение, като се от-чита времето At2 (време на обратно интегриране), за което изходът на интегратора достига нулевата линия — фиг. 7.29.

Времената Atj и At2 се задават и измерват със съответен брой Nj и N2 елементарни мерни периода Т, т.е. Atj = N]Tn A^⁼ ^Т. Тогава:

От получената формула следва, че отличителна особеност на мето-да на двойното интегриране е тази, че нито мярната единица Т, нито времеконстантата т = 7?Свлияят на резултата. Достатъчно е те само да остават непроменени в рамките на едно измерване (за времето At] + At2). Затова с метода на двойното интегриране може лесно да се достигне точност до 0,01 %.

При избора на компоненти за двойното интегриране, е необходи-мо да се ползуват висококачествени кондензатори с минимална оста-тъчна поляризация на диелектрика (ефект на "памет") — полипропи-ленови или тефлонови. Макар че тези кондензатори не са поляризо-вани, външното им фолио трябва да се включи към носкоомна точка (изхода на интегриращия операционен усилвател). За да се миними-

зира грешката от интегратора и компаратора, е необходимо да се из-ползува целият аналогов диапазон на интегратора.

Друга особеност на метода е, че прилагайки интегриране, като ре-зултат се получава цифровата стойност на усреднената входна величи-на за времето tj. Затова, проникнало във входа променливо напреже-ние ще отслабва толкова по-силно, колкото е по-висока неговата чес-тота. Променливо напрежение, честотата на което е цялочислено кра-тна на 1/tj ce подтиска напълно. Затова е целесъобразно, времето на правото интегриране да бъде избрано кратно на периода на домини-ращо в устройството смущение — например мрежовата честота. По този начин, могат да се подтиснат всички мрежови смущения.

ВЪПРОС 29

8. ФАЗОВИ И ЧЕСТОТНИ СИНХРОНИЗАТОРИ

Основен метод за постигането на синхронизация, е методът за Фазово Автоматично Поддържане на Честотата — ФАПЧ (PLL — Phase Locked Loop — Фазово затворена верига).

Схемата се състои от фазов детектор — ФД, нискочестотен филтър-интегратор — НЧФ, усилвател — У и генератор, управляван от напрежение — ГУН (VCO — Voltage Controlled Oscilator). Фазовият детектор представлява устройство, което сравнява две честоти и формира изходен сигнал, пропорционален на тяхната фазова разлика. Едната честота е означена като входна — fi, а другата — като изходна — f₀.

--Изходното напрежение на фазовия детектор има вида:

--Напрежението в изхода на филтъра се описва с уравнението:

където

-- Изходният сигнал от усилвателя се описва с уравнението:

, където К_A е коефициентът на предаване на усилвателя.

Предавателната функ-ция на затворената верига H(jw):

където

представлява пълният коефициент на

предаване на фазово затворената верига.

Присъстващият в затворената верига интегратор съществено влияе върху нейната работа. Той въвежда постоянен наклон от 20 dB/dec в характеристиката на пълния коефициент на предаване, в честотната

област — фиг. 8.2.а. Ако вследствие на допълнителни фазови измест-вания, наклонът на характеристиката стане 40 dB/dec в зоната на единичното усилване, може да настъпи самовъзбуждане.

Най-простото решение за избягване на самовъзбуждането е в затворената верига да не се включват други компоненти, даващи допълнително фазово закъснение.

Фиг. 8.2. Осигуряване на устойчивост на фазово затворена верига.

За да се осигури достатъчен запас от устойчивост, последователно на кондензатора в нискочестотния филтър от първи ред, се включва резистор, чрез който спадът на характеристиката се преустановява от определена честота нататък (фиг. 8.2.b). Така, в пълната характеристи-ка на коефициента на предаване на фазово затворената верига се оси-гурява наклон от 20 dB/dec в областта на единичното усилване (пресичането на честотната ос — фиг. 8.2.в).

8.2.2. Фязови детектори зя случайни входни величини

B редица практически случаи, входните сигнали могат да пропадат. В такъв случай се говори за случайни входни величини.

Фиг. 8.6. Линеен фазов детектор за случайни входни величини.

Линеен фазов детектор за случайни входни величини е показан на фиг. 8.6. Той изработва на изхода си сигнал само тогава, когато на входа се появи логическа 1. Ако входната величина е 0, фазовият де-тектор не изработва коригиращи сигнали и в изхода на филтъра се запазва старото състояние. От показаните времедиаграми и предавател-на характеристика, могат да се направят следните заключения:

— предавателната характеристика е трионообразна и линейна в диапазона от 0 до π

— установената фазова разлика е π/2;

— за правилната работа на фазовия детектор, от входящата честота fi трябва да постъпят достатъчен брой единици, т.е дълготрайно подаване на логическа 0 като входна величина не трябва да се допуска.

Такъв тип фазов детектор е включен като втори фазов детектор в по-горе споменатата интегрална схема МС4344/4044 на Motorola.

Най-сложен, по същността на своята работа, е фазочестотният детектор за работа със случайни входни величини. Той е съставен от две части — цифров честотен детектор (показан на фиг. 8.7.а) и фазов де-тектор за случайни входни величини (показан на фиг. 8.6). Двата де-тектора работят паралелно, като изходите им са обединени в един общ нискочестотен филтър.

Фиг. 8.7. Цифров фазочестотен детектор за работа със случайни входни величини.

Класическата PLL техника притежава два основни недостатъка при използуване в системи с често и неопределено по време прекъсване на работата. При включване (започване на работа), PLL системата е да-леч извън установения режим на захват на сравняваните честоти, т.е. тя тръгва да работи в твърде широк обхват. Този широк обхват е в

противоречие с използуването на аналогов филтър-интегратор. В ня-кои системи, за преодоляване на тези недостатъци се прилага адапти-вна смяна на времеконстантата на аналоговия филтър-интегратор в хода на достигане на установения режим на работа. Възниква въпро-сът за избягване на тези недостатъци чрез изграждането на затворена-та верига изцяло по цифров път.

8.5.1. Структура на цифров фазов синхронизатор

Някои автори разглеждат цифровия вариант на PLL като самосто-ятелен вид системи и ги наричат "честотно затворени вериги" (FLL — Frequency Locked Loop). FLL също поддържа установена фазова раз-лика между входната и изходната честота, но поради дискретността на управлението, се получава неопределеност в изходната фаза, която се определя от разредността на използувания код. Затова, тези вериги се използуват главно за честотна синтезация и синхронизация.

Фиг. 8.13. Обобщена схема на цифров фазов синхронизатор — FLL.

Основната схема на цифров фазов синхронизатор (Честотно-затво-рена верига) е показана на фиг. 8.13. Тя се състои от фазов детектор — ФД, цифров интегратор — ЦИ и генератор, управляван от код — ГУК (DCO — Digital Controlled Oscilator).

FLL техниката се характеризира с две основни предимства:

— бързо достигане на установения режим на работа;

— цифрово контролиране на сигналите.

Фазовите детектори, които се използуват при FLL, са същите как-то и при PLL (вж. т. 8.2), с тази разлика, че се използуват изходите им даващи цифров сигнал за избързване или изоставане (изходите Ф1 и Ф2). Затова някъде те се наричат фазови компаратори.

При FLL липсва аналогово звено (нискочестотен филтър-интегра-тор), което е заменено с цифров интегратор. Неговото предназначе-ние е да натрупа и съхрани в себе си цифровата стойност на честотна-

та разлика между сравняваните сигнали. Кодът от цифровия интегра-тор въздейства върху генератора, управляван от код, променяйки чес-тотата му в посока на намаляване на честотната разлика между двете сравнявани честоти. Най-често цифровият интегратор представлява реверсивен брояч с определена разредност, който при изоставане на f₀ спрямо fi работи в режим на събиране, а при избързване на f₀ — в режим на изваждане.

Фиг. 8.14. Цифров интегратор, изграден на базата на реверсивен брояч: а) — с разделни тактови входа за сумиращите и изваждащите импулси; б) — с един тактов вход и вход за определяне посоката на броене.

На фиг. 8.14 са показани два варианта на изграждане на цифров интегратор — съответно с реверсивен брояч притежаващ разделни та-ктови входове за сумиране и изваждане на импулси, и с реверсивен брояч, притежаващ един тактов вход и вход за управление на посоката на броене. Сигналите Ф1 и Ф2 от фазовия детектор, през синхрониза-тор, управляват постъпването на тактовите импулси към интегрира-щия брояч.

Фиг. 8.15. Изграждане на ГУК: a - на базата на ЦАП и ГУН; б - на базата на генератор и цифрово управляван делител на честота.

Периодът на тактовата честота fc, трябва да бъде по-голям или най-много равен на максималната стъпка, с която се изменя периодът

на честотата в изхода на генератора, във функция на входящия код. Ако периодът на fc e по-малък, има опасност, при минимална разлика от установения режим, в цифровия интегратор да бъдат отброени по-вече от един импулс и да настъпи пререгулиране. Обикновено за fc ce ползува изходът на ГУК.

Генератори, управлявани от код (DCO) могат лесно да се получат от генератори, управлявни от напрежение (VCO), чието управление е осъществено през цифрово-аналогов преобразувател, както е показано на фиг. 8.15.а или от импулсен генератор и следващ програмируем де-лител на честота, както е показано на фиг. 8.15.6.

Управляван от код RС-мултивибратор може да се изгради по схе-мата от фиг. 8.9, като се използуват чакащи мултивибратори чиято продължителност на импулсите се определя от цифров код, например този от фиг. 5.12.

Едно от основните приложения на FLL техниката е цифрово възс-тановяване на носеща честота от цифров информационен поток. Съ-ществуват множество решения, приспособени за различен тип входни данни.

Фиг. 8.16. Цифров възстановител на носеща честота.

На фиг. 8.16 е показана блоковата схема на цифров възстановител на носеща честота. За получаване на възстановената изходна тактова честота f₀, честотата на локалния генератор fc ce дели с променлив ко-ефициент. Фазовият компаратор сравнява f₀ и fi и при изоставане на f₀ коефициентът на делене се намалява на N- 1, а при избързване — се увеличава на N+ 1. Ако се означи с m относителната част от времето, през което коефициентът на делене е N- 1, a c n — относителната част от времето, през което коефициентът на деление е

N+ 1 то:

тъй като m + п = 1.

При т > п, fi> fo/N, а при т < п — fi< fo/N.

ВЪПРОС 31

8.3. Генератори, управлявани от напрежение

Три са основните видове генератори, използувани в PLL — квар-цови генератори, LC-генератори и RС-мултивибратори. Изборът на

генератор за конкретното приложение се определя от две основни съ-ображения:

— честотна и фазова стабилност. Честотата и фазата на изходния сигнал от генератора могат да бъдат повлияни от такива смущаващи фактори, като изменението на температурата или стареенето на еле-ментите. При много силни изменения, може да бъде загубена синхро-низацията. Необходимо е да се отбележи, че дори да се вземат мерки за поддържане на постоянна честота, смущаващите фактори могат да повлияят на фазата на сигнала. Затова се предпочитат генератори, чи-ито параметри на изходния сигнал остават стабилни при изменението на температурата, въздействието на смущения и стареенето на елемен-тите;

— широк диапазон на управление. Желателно е генераторът да бъ-де в състояние да се синхронизира в широк диапазон на честотата. Колкото е по-широк диапазонът, толкова е по-лесно да се установи синхронизацията в затворената верига и толкова е по-лесно тя да бъде удържана.

Горепосочените изисквания са явно противоречиви. Големият диа-пазон на изменение на честотата изисква голям диапазон на управле-ние и за съжаление значителна възприемчивост към изменението на температурните промени, стареенето на елементите и смущенията.

Кварцовите генератори са най-стабилните от генераторите, споме-нати в началото. Техният диапазон на управление обаче е най-малък — приблизително 0,1 %. Съществуват много различни схеми на квар-цови генератори. Прост кварцово стабилизиран генератор, управляван от напрежение може да се изгради с логически елементи (вж. т. 5.4.4), където донастройващият капацитет се замени с варикап. Чрез прила-гане на постоянно напрежение върху варикапа, се управлява неговият капацитет, а оттам и честотата на генератора. По тези схеми може да се достигне кратковременна нестабилност от порядъка на 10^-3.

За постигане на висока стабилност, се изграждат генератори със сложна конструкция, при които кварцовият резонатор е термостати-ран и с регулиране на температурата (постигнатата нестабилност за генерираната честота е от порядъка на 10^-9).

В практиката, често се използуват готови интегрални кварцово ста-билизирани генератори, управлявани от напрежение, за която цел е предназначена представената на фиг. 5.34 интегрална схема '624.

Когато е необходим широк диапазон на работа, се използуват LC-и RС-генератори. LC-генераторите се прилагат при сравнително висо-ки честоти на работа — над 30 MHz. За да се получи управление на честотата с напрежение, капацитетът Ссе изпълнява с варикап, върху който се прилага управляващото напрежение.

За работа при сравнително ниски честоти (до около 30 MHz), при изключително широк диапазон, се използуват RС-мултивибратори.

Фиг. 8.9. Управляван с напре-жение генератор, изграден на базата на чакащи мултивибра-тори.

Едно от основните приложения на системите за фазово автоматич-но поддържане на честота е за синтезиране на набор от стабилни чес-

тоти, различаващи се помежду си със строго определен коефициент. Синтезирането се извършва от една основна честота, като производ-ните запазват нейната стабилност.

Основната блокова схема на честотен синтезатор с PLL е показана на фиг. 8.10. Два предварителни програмируеми делителя, с коефици-енти съответно М и N, са включени на пътя на сравняваните сигнали, преди фазовия детектор. Тъй като системата се стреми да поддържа fi= f₀, a fi= fr/M и f₀ = fc/N, за честотата в изхода на генератора се получава:

Променяйки N и М, от опорната честота f_r ce получават различни честоти, при това със стабилността на fr

Фиг. 8.10. Обобщена блокова схема на честотен синтезатор.

Показаната схема има недостатъка, че променяйки М се променя честотата на сравнявания сигнал, оттам и високочестотните компо-ненти в изхода на фазовия детектор, което в повечето случаи изисква и промяна на параметрите на нискочестотния филтър. Затова, по-чес-то се използува вариант, при който М е фиксирано число и в частен случай М= 1. Тогава fc= N.fr

Програмируемият делител N трябва да може да работи с честотата на генератора, управляван от напрежение. Ако това не може да се из-пълни, е необходимо да се използуват бързи предварителни делители с фиксиран коефициент на делене (в случая М), както е показано на фиг. 8.11.

Фиг. 8.11. Честотен делител с два бързи предварителни честотни делители

Големият коефициент на делене във веригата на обратната връзка намалява общия коефициент на усилване на веригата и увеличава нейното време на реакция, при смяна на програмируемия коефици-ент. За избягване на този недостатък се предлага решение, показано на фиг. 8.12. To съдържа един бърз предварителен делител само с два коефициента на делене — Р и Р + 1. Делителите на Nc иNо ca по-бавни програмируеми делители (максималната им работна честота тряб-ва да бъде fc/P), реализирани чрез работещи в режим на изваждане броячи.

Фиг. 8.12. Честотен синтезатор с бърз двукоефициентен предварителен честотен делител.

Отначало, делителите са установени с коефициент на делене Nc и No, а предварителният делител дели на Р + 1. След като делителят на No достигне до 0, а делителят на Nc достигне до Nc - No, предвари-телният делител започва да дели на Р Броя на импулсите, след които делителя на Nc ще се нулира е:

Твърде често, програмирането на синтезатора се извършва в десе-тична бройна система. За такива случай се избира Р= 10, а делителят на Nc ce реализира с два последователно свързани десетични брояча,