Синтез и симулация на цифрова регистрова схема Jk входа е зареден в установяване докато вътрешният часовник е старши и предаден на прехода от високо ниво към ниско ниво. За тези устройства j и k входовете трябва да бъдат устойчиви докато вътрешният часовник е старши 157 Kb. 1