Компютрите отвътре и отвън карта на книгата



страница21/32
Дата24.07.2016
Размер1.97 Mb.
#4802
1   ...   17   18   19   20   21   22   23   24   ...   32

            Развитие на Athlon

Athlon 1 използва slot А


            Athlon 2 премина от 0,25 на 0,18-микронната технология

            Athlon 3 - вградената вторична кеш памет и преминаване от Slot A към Socket A

            Athlon 4 - мобилен чип, който  включва обновено ядро и няколко други подобрения:

Технологията PowerNow - може да се променя работната честота на процесора с оглед по-високо или по-ниско енергопотребление.

3DNow Professional.-  включва 52 добавени инструкции и осигурява съвместимост със SSE инструкциите на Intel

 

Процесор Athlon MP



  • Базира се на същото ядро като мобилния Athlon 4

  • Поддържа DDR памет и набор от чипове 760MP

  • Вградени са  новите инструкции 3DNow Professional, които 
     водят до повишаване производителността на системата до 15%.

  • Въведена нова възможност “pre-fetching” на процесора, чрез която той приема определени данни преди да са му станали действително необходими. По този начин се минимизира времето за търсене.

  • Използвана е  технологията Smart MP, която цели оптимизиране на работата с двупроцесорните системи, базирани на Athlon MP. Тя включва двойна 266MHz системна шина, за обслужване на двата процесора; протокол за съгласуваност на кеш паметта MOESI (Modified Owner Exclusive Shared Invalid), който намалява трафика през паметта; и накрая – т.нар. от AMD "шпионски шини” (snoop buses), които представляват високо-скоростни междупроцесорни шини за комуникация.

     

Процесор Athlon XP


Този процесор е разработен в няколко варианта, които е трудно да бъдат различени един от друг. За целта AMD е възприела доста сложна система за символно обозначение.

 

Ядро Palomino



  • Това ядро се произвежда по 0,18 микронна технология.

  • Въведен е  рейтинг на производителността PR. Той не показва реалната работна честота на процесора. Например най-високия рейтинг от 2100+ (знакът плюс не е изписан върху ядрото, но се добавя към PR) се равнява на 1733 MHZ, а не на 2100 мегахерца.

  • Размера на L2 кеш е 256 KB.

  • Честотата на шината, на която работи процесора е  266 MHz.

 

Ядро Barton

  • Това ядро се произвежда по 0,13-микронна технология.

  • Увеличен размер на L2 кеш паметта от 256 на 512 KB

  • Преминаване на 333-мегахерцова шина

  • Предлагат се три модела Athlon XP процесори с Barton ядро с PR 2500+, 2800+ и 3000+.

 

СРАВНЕНИЕ СЪВРЕМЕННИТЕ ПРОЦЕСОРИ НА AMD  И INTEL

 



ПРОЦЕСОР

СЪВРЕМЕННИ ПРОЦЕСОРИ НА INTEL И AMD 

ПРОЦЕСОРИ НА INTEL

INTEL ПЛАТФОРМИ 

ПРОЦЕСОРИ НА AMD

СРАВНЕНИЕ СЪВРЕМЕННИТЕ ПРОЦЕСОРИ НА AMD И INTEL 

 

Архитектура на системите



Архитектура на многопроцесорна система



Достъп до паметта


Intel

 

 





AMD



ПАМЕТ НА КОМПЮТЪРА



СЪЩНОСТ НА ПАМЕТТА 

ОПЕРАТИВНА ПАМЕТ

КЕШ ПАМЕТ

ВЪНШНА ПАМЕТ

МАГНИТНИ ЗАПОМНЯЩИ УСТРОЙСТВА

ОПТИЧНИ ЗАПОМНЯЩИ УСТРОЙСТВА

 

 




ОПЕРАТИВНА ПАМЕТ




ПАМЕТ НА КОМПЮТЪРА

ОПЕРАТИВНА ПАМЕТ

СЪЩНОСТ  НА ОПЕРАТИВНАТА ПАМЕТ

ЯДРО НА ОПЕРАТИВНАТА ПАМЕТ

УПРАВЛЕНИЕ НА ПАМЕТТА

ВИДОВЕ DRAM  ПАМЕТ

ПАКЕТИРАНЕ НА ОПЕРАТИВНАТА ПАМЕТ

 

 




СЪЩНОСТ  НА ОПЕРАТИВНАТА ПАМЕТ


 



ОПЕРАТИВНА ПАМЕТ

СЪЩНОСТ  НА ОПЕРАТИВНАТА ПАМЕТ

ЯДРО НА ОПЕРАТИВНАТА ПАМЕТ

УПРАВЛЕНИЕ НА ПАМЕТТА

ВИДОВЕ DRAM  ПАМЕТ

ПАКЕТИРАНЕ НА ОПЕРАТИВНАТА ПАМЕТ

 

 



След процесора, оперативната памет е най-важния компонент на компютъра. В нея се съхраняват операционната система и изпълнимите програми, поради което тя се намира в непрекъснато взаимодействие с процесора и външните устройства. От нея в голяма   степен зависи производителността на компютъра като цяло

 

 

Оперативната памет се управлява от контролер на паметта, разположен в чипсета на компютъра.



За конфигуриране на оперативната памет  се използват полупроводникови схеми (чип) от типа DRAM

На всяка клетка от оперативната памет се присвоява уникален адрес.

 

Организационни методи за разпределение на паметта

Предоставят на програмистите възможност за ефективно използване на цялата компютърна система.

 

            Плосък модел.



При използване на плоския модел (flat model) на паметта, програмата оперира с общо адресно пространство, в което клетките на паметта се номерират последователно и непрекъснато от 0 до 2n-1, където  n – разрядност на процесора.

 

           Сегментиран модел



При използване на сегментния модел (segmented model) за програмата паметта представлява група от независими адресни блокове, наричани сегменти. За адресиране на байт памет програмата трябва да използва логически адрес, състоящ се от номер на сегмента и изместване. По номера на сегмента се избира конкретния сегмент, а изместването указва на конкретната клетка от адресното пространство на избрания сегмент.

 

Принцип на работа



Предназначение на полето за служебна информация  



  • Контрол за достъпа до команди/данни;

  •  Контрол за достъпа до машинни типове данни.

Основни параметри

Производителност на оперативната памет

Скоростта на достъп на процесора до данни, разположени в паметта.

    

         Време за  достъп (access time- taccess)



Времето между заявка за четене на дума от оперативната памет и получаване съдържимото на тази дума.

           

           Дължина на цикъла на паметта (cycle time - tcycle) Минималното време между началото на текущото и следващо обръщение към паметта.

 

Капацитет ОП = 2п, където п - брой разряди на адресната шина. Пример -  с п = 32, могат да се адресират до 4 GB RAM.

 

ЯДРО НА ОПЕРАТИВНАТА ПАМЕТ

 



ОПЕРАТИВНА ПАМЕТ

СЪЩНОСТ  НА ОПЕРАТИВНАТА ПАМЕТ

ЯДРО НА ОПЕРАТИВНАТА ПАМЕТ

УПРАВЛЕНИЕ НА ПАМЕТТА

ВИДОВЕ DRAM  ПАМЕТ

ПАКЕТИРАНЕ НА ОПЕРАТИВНАТА ПАМЕТ

 

 



Оперативната памет на персоналните компютри се изгражда на база динамична памет - DRAM (Dynamic Random Access Memory).

 

Оперативната памет в своето развитие следва това на процесорите, така че през годините се сменят много поколения интерфейсна логика, съединяваща ядрото на паметта с другите компоненти на компютъра. Единствено ядрото на паметта не търпи никакви принципни промени (с изключение степента на интеграция).



 

Ядро на DRAM

Реализира се на база технологията метал-оксид-полупровод­ник (CMOS, Complimentary Metal Oxide Semiconductor ). На тази технология, благодарение нейните несъмнени технически достойнства, се създават съвременните чипове - бързодействащи електронни елементи с висока степен на интеграция.

 

Ядрото на един чип динамична памет се състои от множество клетки, всяка от които съхранява по един бит информация. На физическо ниво клетките се обединяват в правоъгълна матрица хоризонталните линии на която се наричат редове(ROW), а вертикалните - колони(Column.

 

 



Клетка

Елементарно устройство, състоящо се от един транзистор и един кондензатор, предназначено за съхранение на един бит информация.

 

Кондензатор

Играе ролята на съхраняващо информацията (един бит) устройство. Отсъствието на заряд съответства на логическа нула, а присъствието на логическа единица;

 

Транзистор

Играе ролята на "ключ", задържащ кондензатора от разреждане и даващ разрешение за четене или запис от клетката. В спокойно състояние транзисторът е  затворен При запис в кондензатора на бит информация ключът се  отваря, зареждайки кондензатора до определена стойност.

 

Схема за регенерация

Поради микроскопичните размери капацитета на кондензатора се съхранява за много кратко време(хилядни части от секундата). Причината е в саморазряда на кондензатора. За да се съхрани информацията записана в паметта се използва регенерация – периодично прочитане на клетките с последващ презапис. При съвременните памети регенераторът се вгражда в самата микросхема,



Каталог: sites -> default -> files
files -> Образец №3 справка-декларация
files -> Р е п у б л и к а б ъ л г а р и я
files -> Отчет за разкопките на праисторическото селище в района на вуз до Стара Загора. Аор през 1981 г. ХХVІІ нац конф по археология в Михайловград, 1982
files -> Медии и преход възникване и развитие на централните всекидневници в българия след 1989 година
files -> Окръжен съд – смолян помагало на съдебния заседател
files -> Семинар на тема „Техники за управление на делата" 18 19 юни 2010 г. Хисар, Хотел „Аугуста спа" Приложение
files -> Чинция Бруно Елица Ненчева Директор Изпълнителен директор иче софия бкдмп приложения: програма
files -> 1. По пътя към паметник „1300 години България


Сподели с приятели:
1   ...   17   18   19   20   21   22   23   24   ...   32




©obuch.info 2024
отнасят до администрацията

    Начална страница