Компютрите отвътре и отвън карта на книгата

Процесор 8086

Процесор 80286

 

Процесор  386

• 
  Използва 32 разрядна архитектура - 32 разрядни регистри, за обработка на данни и адресация на паметта.
  
• 
  Въведен е Виртуален режим 8086 за повишаване на бързодействието при работа с предишните поколения х86. Долната половина на всеки 32 разряден регистър работи като 16 разряден регистър от предните поколения х86, което осигурява пълна обратна съвместимост.
  
• 
  32 разрядната адресна шина позволява да се адресира 4GB адресно пространство.
  
• 
  х86 инструкции са разширени с инструкции за работа с 32 разрядни операнди и адресация. Въведена е странична организация на паметта, с фиксиран размер на страница - 4KВ. Тя позволява управление на виртуална памет.
  
• 
  Въведена е паралелна обработка, която включва изпълнението на шест паралелни фази:.
  
• 
  Блок  Шинен интерфейс - достъп до  паметта и устройствата за вход/изход
  
• 
  Блок Предварителен код - получава обектния код от Блок  Шинен интерфейс и го помества  в 16 байтова опашка.
  
• 
  Блок Декодиране на инструкциите - декодира обектния код от  Блок Предварителен код в микрокод.
  
• 
  Блок Изпълнение - изпълнява инструкциите на  микрокода.
  
• 
  Блок Сегменти - трансформира  логическите адреси в линейни адреси.
  
• 
  Блок Страници - трансформира  линейните адреси във физически, организира кеш с информация за 32 най-често използвани страници. 
  

• 
  Въведена е конвейерна обработка на инструкциите в пет фази, като са разширени  Блок Декодиране на инструкциите и Блок Изпълнение на  Intel 386. Всяка фаза може да обработва една инструкция за един такт.
  
• 
  Вграден е 8KВ кеш L1
  
• 
  Интегриран е копроцесор за работа с плаваща запетая (FPU).
  
• 
  Добавени са инструкции за поддръжка на по мощни системи - L2 кеш, мултипроцесорност и  други.
  
• 
  В процесора Intel 486 SL Enhanced (разширен) са добавени функции за поддръжка на енерго спестяване и  други възможности за системно управление.
  

• 
  Използвана е суперскаларна архитектура, като е добавена  втора линия за конвейерна обработка.
  
• 
  Удвоен е кеш L1 - 8KВ за инструкции и  8KВ для данни.
  
• 
  За увеличаване производителността на конвейрите е  добавено прогнозиране на преходите с използване на буфер, в който се съхранява таблица на преходите.
  
• 
  За увеличаване на скоростта на предаване на данни вътре в процесора, процесорната шина става 128 и 256 бит.
  
• 
  Системната шина данни е увеличена на 64 бит.
  
• 
  Добавен е допълнителен програмируем контролер на прекъсванията (Advanced Programmable Interrupt Controller) за  поддръжка на системи с няколко процесора Pentium,
  

• 
  Добавени са нов набор от 57 команди MMX.
  
• 
  Използвана е 0,35 мик. технология
  
• 
  Напрежението на захранването е намалено до 2.8В. Процесорите налагат изменение в архитектурата на дънните платки, тъй като двойното захранване се нуждае от допълнителен стабилизатор на напрежение.
  
• 
  Обема на L1 кеша става 32KB.
  
• 
  Вътрешната тактова честота - 166 - 233 MHz, честота на шината - 66 MHz.
  
• 
  Използват Socket 7.
  

Първите процесори от шесто поколение. За първи път е използвана кеш - памет L2, обединена в един корпус с ядрото и работеща със същата честота.

• 
  Има суперскаларна архитектура с три 12 фазови конвейера, което означава, че процесорът може да изпълнява три инструкции за такт.
  
• 
  Въведено е динамично изпълнение на инструкциите - анализ на потоците микро данни, нестандартно изпълнение, подобрено прогнозиране на преходите, и изпълнение с прогнозиране.
  
• 
  Вграден е 256KB кеш L2, който използва собствена 64-разрядна шина.
  
• 
  64 разрядната системна шина е ориентирана към входните данни - всяко обръщение се изпълнява с многобройни запитвания, докато се получи отговор.
  
• 
  Адресната шина е увеличена до 36 бита, което позволява да се адресира   до 64 GВ физическо адресно пространство.
  

• 
  Развива архитектурата на процесора Pentium Pro.
  
• 
  Добавени са MMX командите.
  
• 
  Кеш L2 се изнася от процесора, като за целта процесорът заедно с кеш L2 се разполагат на малка платка (слот 1 и слот 2), която се свързва чрез  ножово съединение към дънната платка. Кеш L2 може да бъде 256 KB, 512 KB и 1 MB.  (2 MB само за  слот 2).
  
• 
  Увеличени са кеша за данни и кеша за инструкции от 8 на 16 КВ.
  

Семейството на тези процесори се обединява под общ знаменател като процесори, предназначени за различните сегменти от пазара:

• 
  Pentium II (Klamath, Deschutes, Katmai) - за масовия пазар на средно ниво,
  
• 
  Celeron (CoВington, Mendocino, Dixon и т.н.) - за не много скъпи компютри,
  
• 
  Xeon (Xeon, Tanner, Cascades и т.н.) - за високопроизводителни сървъри и работни станции.
  

 

Klamath

Наименованието на ядрото за първите процесори от линията Pentium II (януари 1997 г.). Технология - 0.35 мик. Тактова честота на ядрото - 233 - 300 MHz. Честота на шината - 66 MHz, L1 кеш - 32 KB, L2 - 512 КВ. Последната за снижаване на стойността на процесора е разположена на процесорната платка и работи наполовина на честотата на ядрото. Допълнен е с MMX блок. Захранване на ядрото - 2.8В, Slot 1.

 

Процесор Pentium III (септември 1999 г.)

• 
  Базира се на архитектурата на  процесорите Pentium Pro и Pentium II.
  
• 
  Въведени са 70 нови инструкции.
  

Наименованието на ядрото (септември 1999 г.) на процесорите Pentium III, дошъл да смени Deschutes. Добавен е блок SSE (Streaming SIMD Extenzions), разширен е набора от команди MMX, усъвършенстван е механизма за потоков достъп към паметта. Технопроцес - 0.25 мик, тактова честота - 450 - 600 MHz, L2 кеш, намираща се на процесорната платка - 512 КВ. Честота на шината - 100 MHz, но във връзка със задръжката на Coppermine са пуснати модели на 533 и 600 MHz, разчетени на честота на шината 133 MHz.

 

Процесор Pentium ІV

• 
  Използва нова архитектура NetBurst
  
• 
  Конвейерът му се състои от 20 фази - почти  два пъти повече от Pentium III. Този подход теоретически позволява значително да се увеличи тактовата честота, но при това решение съществува проблема с неточно предсказване на преходите.
  
• 
  Блокът за предсказване на преходите е преработен, като са увеличени вътрешните буфери.
  
• 
  Блокът мултимедийни инструкции е  значително разширен - в него влизат 76 нови инструкции(SSE II), ориентирани на обработка масиви от числа с плаваща запетая.
  
• 
  Преработена е структурата на кеш паметта L1, а кеш паметта  L2 с обем 256 КВ е поместена в чипа и работи на пълната честота на процесора..