Компютрите отвътре и отвън карта на книгата
Изтегляне 1.97 Mb.
|
- Навигация на страницата:
- Физическа организация на паметта
- Алгоритъм на функциониране на виртуалната памет
- СТАТИСТИЧНА ПАМЕТ SRAM Static Random Access Memory
- Асинхронна статична памет
- Синхрона статична памет
- Конвейерна статична памет
- Основни понятия
- Външна скорост на пренос
- Управляващ процесор Управлява процеса на четене/запис от паметта и обмена на данни с компютъра. Устройство за четене/запис
- Интерфейси на компютъра с външната памет
ОРГАНИЗАЦИЯ НА ПАМЕТТА
ПАМЕТ НА КОМПЮТЪРА СЪЩНОСТ ПАМЕТТА ОСНОВНИ ПОНЯТИЯ ЗА ПАМЕТТА КЛАСИФИКАЦИЯ НА ПАМЕТТА ЙЕРАРХИЧНА СТРУКТУРА НА ПАМЕТТА ОРГАНИЗАЦИЯ НА ПАМЕТТА
Основна задача Да осигури изпълнението на съответната програма от процесора на компютъра. За целта програмите заедно с данните, до които те имат достъп, в процеса на изпълнение трябва да се намират в оперативната памет. Управление на паметта Функция на операционната система, която решава задачата за разпределение на паметта между потребителските процеси и компонентите на ОС. Частта от ОС, която отговаря за управление на паметта се нарича мениджър на паметта 
Физическа организация на паметтаЗапоминящите устройства на компютъра се разделят като минимум на две нива – оперативна и външна памет: Основна (оперативна) памет Оперативната памет представлява подреден масим от еднобайтови клетки, всяка от които има свой уникален адрес (номер). Процесорът извлича команда от оперативната памет , декодира я и я изпълнява. За изпълнение на командата в повечето от случаите ще са необходими още няколко обръщения към паметта. Обикновено оперативната памет се изработва с използване на полупроводникови технологии и губи съдържанието си при изключване на захранването. Вторична (външна) памет. Външната памет (основно дискове) също може да се разглежда като едномерно линейно адресно пространство , състоящо се от последователност от байтове. Използва се като разширение на основната памет и е енергонезависима. Тази схема може да се допълни с няколко промеждутъчни нива 
Тя се използва по следния начен: Данните, съхранявани в памет от по-високо ниво, обикновено се съхраняват и в паметите от по долните нива. Ако процесърът не намери нужната информация на „п-м” ниво, то той я търси на следващите по-долни нива. Когато нужните данни бъдът намерени, те се пренасят на по-горните и по-бързи нива. Физически адреси - адресите в основната памет, характеризиращи реалното разположение на данните във физическата памет. Физическо адресно пространство - набор от физически адреси, с които работи програмата Логическа памет Апаратната организация на паметта във вид на линеен набор от клетки не е удобна за съхранение на програми и данни. Болшинството програми се състоят от модули, създавани независимо един от друг. Обикновено тези модули са поместени в различни области на паметта. Този проблем се решава чрез схема за управление на паметта, наречена сегментация.
Характерни особености на сегмента
Виртуална памет Осигурява се от операционната система, която използва вградените свойства на процесора за работа с външна памет, за да набави недостигащия обем реална памет. Съвременните процесори използват виртуална памет, като допълнение на истинската реална памет Виртуалната памет използва организационни методи за разпределяне на паметта, които позволяват да се организира система, в която работното адресно пространство на програмата превишава размера на намиращата се в системата физическа памет.При това недостигът се запълва за сметка на външната – по бавна и евтина памет (твърд диск, флаш-памет и т.н.)
КЕШ ПАМЕТ
ПАМЕТ НА КОМПЮТЪРА КЕШ ПАМЕТ ОСНОВНИ ПОНЯТИЯ ЗА КЕШ ПАМЕТТА СТАТИСТИЧНА ПАМЕТ SRAM
ОСНОВНИ ПОНЯТИЯ ЗА КЕШ ПАМЕТТА
ПАМЕТ НА КОМПЮТЪРА КЕШ ПАМЕТ ОСНОВНИ ПОНЯТИЯ ЗА КЕШ ПАМЕТТА СТАТИСТИЧНА ПАМЕТ SRAM
Определение
Идея Тъй като програмите периодично използват определено подмножество инструкции и данни, кеш паметта е ефективен начин за увеличаване производителността, без да се правят разходи за по-бърза оперативна памет.
Идеята за използване на кеш-памятта е базирана на прогнозиране най-вероятните обръщения на процесора към оперативната памет, като се използва принципа на временната локалност. Подход на временната локалност В съответствие с този подход, често използваните обекти от оперативната памет трябва да се намират по „близо” до процесора (в кеша).
В основата на този подход стои принципа за временна и пространствена локалност на програмите – ако процесорът се е обърнал към някой обект на оперативната памет, то с висока степен на вероятност, той скоро отново ще се обърне към този обект (пример – код или данни в цикъл) . Методи за запис Съгласуват съдържимото в кеш паметта и това на оперативната памет. Като правило всички методи за запис, позволяват да се буферират и групират операциите за запис в оперативната памет.
Типове данни в кеша
Когато процесорът осъществява операция четено, първо се проверява дали нужните данни не се намират в кеша. Ако са там, те се прочитат бързо, без да е необходим достъп до по-бавната основна памет /DRAM, ROM/. Ако данните или инструкциите не са в кеша , процесорът ги зарежда от основната памет, като съхранява и тяхното копие в кеша /при положение, че страницата от паметта е отбелязана като "кеш" от системния софтуер/. Така тези данни се намират на разположение в кеш паметта при повторна заявка за тях. Колкото по- голяма е кеш паметта, толкова повече данни могат да се съхраняват в нея и толкова по - вероятно е заявената информация да се намира там. Кеш паметта е разделена на линии, сектори и блокове.
"Тag" памет пази информация за адресите от основната памет на намиращите се в кеша данни и състоянието на тези данни. Процесорът сравнява всеки адрес с текущото съдържание на тази памет . При наличие на съвпадение необходимите данни се намират в кеша . В противен случай данните се прочитат от основната памет , а съдържанието на кеш и Tag се опреснява. 
СТАТИСТИЧНА ПАМЕТ SRAMStatic Random Access Memory
ПАМЕТ НА КОМПЮТЪРА КЕШ ПАМЕТ ОСНОВНИ ПОНЯТИЯ ЗА КЕШ ПАМЕТТА СТАТИСТИЧНА ПАМЕТ SRAM ИсторияИсторията на създаването на статична памет е продължителна. Паметта на първите компютри реализирани с релета по същество е била статистична и дълго време не търпи концептуални промени – променяла се е само елементната база - електронни лампи, транзистори, TTL схеми, CMOS схеми, микросхеми и т.н.
Ядро на паметтаЯдрото на статичната оперативна памет представлява матрица, базирана на съвкупност от тригери. Тригер - логическо устройство, притежаващо две устойчиви състояния, едното от които условно съответства на логическа нула, а другото на логическа единица. С други думи всеки тригер съхранява един бит информация. Предимства на тригера пред кондензатора( DRAM):
Недостатъци на тригера: Висока стойност и ниска плътност на съхраняване – за клетка DRAM e достатъчен един транзистор и един кондензатор, докато за SRAM клетка са необходими като минимум четири – осем транзистора.
Действие на тригераВ
Тригери обединени в единна матрица, състояща се от редове (row) и колони (column). За разлика от клетката DRAM, за управление на която се използва един транзистор, клетката SRAM се управлява от минимум два транзистора, тъй като притежава два входа - за запис съответно на логическа единица и нула.
Контролер на паметтаПо организацията си интерфейсът на матрицата статична памет не се различава особено от този на динамичната памет. 
Единствената разлика е, че поради по-малкия капацитет на SRAM става възможно адресите за редове и колони да се подават едновременно.
Видове статична паметСъществуват като минимум три статична памет: асинхронна синхронна и конвейерна. Те практически не се различават от съответстващите им типове динамична памет.
Работи независимо от контролера и поради което той трябва да изчака сигнал за края на цикъла за обмен. В резултат, цикълът за обмен се удължава поне с един такт, снижавайки по такъв начин ефективната производителност. Поради това днес асинхронната памет практически не се използва.
Изпълнява всички операции синхронизирано с тактовите сигнали, в резултат на което времето за достъп до клетката се ограничава на един такт. На синхронна статична памет се реализира кеша от първо ниво в съвременните процесори.
Представлява синхронна статична памет, снабдена със специални регистри запомнящи състоянието на шината, което позволява да се чете (записва) съдържимото от една клетка на паметта паралелно с задаването адреса на друга.
Конвейерната памет може да обработва няколко последователни клетки за един работен цикъл. Достатъчно е да се зададе само адреса на първата клетка от пакета, като адресите на останалите микросхемата изчислява самостоятелно. Конвейерната статична памет се използва в кеша от второ ниво.
ПАМЕТ НА КОМПЮТЪРА ВЪНШНА ПАМЕТ ФУНКЦИОНАЛНА БЛОК СХЕМА НА ВЪНШНА ПАМЕТ ВИДОВЕ ВЪНШНА ПАМЕТ ПАРАЛЕЛНИ ИНТЕРФЕЙСИ НА БАЗА EIDE ПАРАЛЕЛНИ ИНТЕРФЕЙСИ НА БАЗА SCSI СЕРИЙНИ ИНТЕРФЕЙСИ
ФУНКЦИОНАЛНА БЛОК СХЕМА НА ВЪНШНА ПАМЕТ
ПАМЕТ НА КОМПЮТЪРА ВЪНШНА ПАМЕТ ФУНКЦИОНАЛНА БЛОК СХЕМА НА ВЪНШНА ПАМЕТ ВИДОВЕ ВЪНШНА ПАМЕТ ПАРАЛЕЛНИ ИНТЕРФЕЙСИ НА БАЗА EIDE ПАРАЛЕЛНИ ИНТЕРФЕЙСИ НА БАЗА SCSI СЕРИЙНИ ИНТЕРФЕЙСИ
Основни понятияВътрешна кеш паметИнтелигентен кеш, който да буферира и управлява последните данни, до които е осъществен достъп по определен модел, така че да може да предвижда какви данни ще са необходими на компютъра.
Отнася се до обмена на данни вътре в устройството, без използване на кеш паметта.
Показва колко бързо кешираните данни могат да бъдат прехвърлени до оперативната памет и процесора. Измерва се в МВ/s -мегабайт за секунда.
Управляващ процесорУправлява процеса на четене/запис от паметта и обмена на данни с компютъра.
Устройство за четене/записОсигурява четене и запис (без ROM паметите) на данни от носителя.
Пряк достъп до паметта (DMA - direct memory access)
Режим на обмен на данни между паметта и устройствата за вход/изход, управляван от специализирано устройство (контролер DMA) и изпълняван без участието на централния процесор. Използването на този режим значително ускорява обмена на данни, тъй като изключва обмена на данни с процесора 
ПАМЕТ НА КОМПЮТЪРА ВЪНШНА ПАМЕТ ФУНКЦИОНАЛНА БЛОК СХЕМА НА ВЪНШНА ПАМЕТ ВИДОВЕ ВЪНШНА ПАМЕТ ПАРАЛЕЛНИ ИНТЕРФЕЙСИ НА БАЗА EIDE ПАРАЛЕЛНИ ИНТЕРФЕЙСИ НА БАЗА SCSI СЕРИЙНИ ИНТЕРФЕЙСИ
Достъп до паметта Каталог: sites -> default -> files files -> Образец №3 справка-декларация files -> Р е п у б л и к а б ъ л г а р и я files -> Отчет за разкопките на праисторическото селище в района на вуз до Стара Загора. Аор през 1981 г. ХХVІІ нац конф по археология в Михайловград, 1982 files -> Медии и преход възникване и развитие на централните всекидневници в българия след 1989 година files -> Окръжен съд – смолян помагало на съдебния заседател files -> Семинар на тема „Техники за управление на делата" 18 19 юни 2010 г. Хисар, Хотел „Аугуста спа" Приложение files -> Чинция Бруно Елица Ненчева Директор Изпълнителен директор иче софия бкдмп приложения: програма files -> 1. По пътя към паметник „1300 години България Изтегляне 1.97 Mb. Сподели с приятели:
|
основата на всички тригери е заложено взаимодействието на два логически елемента "НЕ" (инвертор), съединени по посочения начин. Ако на линия Q сигналът, съответства на единица, то, чрез елемента D.D1 гой се инвертира в нула. Постъпвайки на следващия елемент D.D2 тази нула отново се превръща в единица. Тъй като изхода на D.D2 е включен към входа на D.D1, то дори след изчезване на сигнала по линия Q, тригерът ще поддържа самостоятелно състоянието си, т.е. той заема устойчиво състояние. 
